JPH088416B2 - セラミック多層回路基板の製造方法 - Google Patents
セラミック多層回路基板の製造方法Info
- Publication number
- JPH088416B2 JPH088416B2 JP63269766A JP26976688A JPH088416B2 JP H088416 B2 JPH088416 B2 JP H088416B2 JP 63269766 A JP63269766 A JP 63269766A JP 26976688 A JP26976688 A JP 26976688A JP H088416 B2 JPH088416 B2 JP H088416B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- void
- forming
- ceramic
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明はLSI素子を実装するためのセラミック回路基
板の製造方法に関する。
板の製造方法に関する。
(従来の技術) 従来ICやLSI等の半導体素子はガラスエポキシ等のプ
リント回路基板あるいはアルミナセラミック基板に実装
されていたが、半導体素子の高集積化・微細化・高速化
に伴い実装用基板に対して高密度微細配線化・高速伝送
化・高周波数化・高熱放散化の要求が増えてきた。アル
ミナ基板は1500℃以上の高温で焼結しなければならない
ため、同時焼成される配線導体材料としては比較的電気
抵抗の高いW,Mo等の高融点金属しか利用できない。した
がって、パルス信号の伝送損失を考慮に入れた場合、配
線パターンの微細化には限界が生じてしまう。一方プリ
ント回路基板においてはパターンの微細化は困難であ
り、更に積層後、スルーホールをドリルにより形成し、
メッキを施して電気的に接続させるため高密度化は限界
にあった。そこで開発されたのが低温焼結多層セラミッ
ク基板で、1000℃以下で焼結する絶縁材料を用いている
ため、配線導体材料として電気抵抗の低いAu、Ag−Pd、
Cu等の低融点金属を用いることができる。プロセス的に
はグリーンシート積層技術を用いているため100μm以
下のグリーンシートを形成しビアホールを開けることに
より極めて高密度に回路配線を基板内に実現することが
できる。
リント回路基板あるいはアルミナセラミック基板に実装
されていたが、半導体素子の高集積化・微細化・高速化
に伴い実装用基板に対して高密度微細配線化・高速伝送
化・高周波数化・高熱放散化の要求が増えてきた。アル
ミナ基板は1500℃以上の高温で焼結しなければならない
ため、同時焼成される配線導体材料としては比較的電気
抵抗の高いW,Mo等の高融点金属しか利用できない。した
がって、パルス信号の伝送損失を考慮に入れた場合、配
線パターンの微細化には限界が生じてしまう。一方プリ
ント回路基板においてはパターンの微細化は困難であ
り、更に積層後、スルーホールをドリルにより形成し、
メッキを施して電気的に接続させるため高密度化は限界
にあった。そこで開発されたのが低温焼結多層セラミッ
ク基板で、1000℃以下で焼結する絶縁材料を用いている
ため、配線導体材料として電気抵抗の低いAu、Ag−Pd、
Cu等の低融点金属を用いることができる。プロセス的に
はグリーンシート積層技術を用いているため100μm以
下のグリーンシートを形成しビアホールを開けることに
より極めて高密度に回路配線を基板内に実現することが
できる。
しかし、これらのセラミック配線基板においても、誘
電率の低減において、その絶縁材料本来の誘電率しか望
むことができず、このレベルでは信号の高速化を向上さ
せること問題がある。
電率の低減において、その絶縁材料本来の誘電率しか望
むことができず、このレベルでは信号の高速化を向上さ
せること問題がある。
(発明が解決しようとする課題) このように、高速伝送化に対しては、パルス信号の伝
播遅延時間が基板材料の誘電率の平方根に比例するた
め、基板材料の低誘電率化が不可欠となる。
播遅延時間が基板材料の誘電率の平方根に比例するた
め、基板材料の低誘電率化が不可欠となる。
ところが、アルミナ基板(誘電率=約10)はもちろん
最近開発されている低温焼結セラミック基板もアルミナ
に比べれば低いものの、十分な低誘電率化は図られてお
らず高速化に対してまで改善する必要がある。一方、プ
リント基板にはスルーホールメッキ性・加工性・多層化
接着・高温での熱変形が大きい等の問題があり、高密度
化には限界がある。そこでセラミック基板の誘電率を下
げる方法としては、基板を構成している絶縁材料を低誘
電率化させることが考えられる。しかし、これらのセラ
ミック配線基板においても、その絶縁材料本来の誘電率
までしか望むことができず、低誘電率化については限界
にある。一方、絶縁層を形成しているセラミック部に空
隙を存在させることにより大幅に誘電率を下げることが
可能であるが、空隙が外気と通じていると、吸水が発生
し絶縁特性並びに耐湿負荷特性に支障を来してしまう。
そこで、いかにして焼結体内に孤立空隙を生成させるか
が鍵となる。したがって、本発明の目的はこのような従
来の課題を解決することにより、低い誘電率を有し、た
とえば800℃以上1000℃以下の低温で焼成でき絶縁特性
や耐水性等信頼性の優れた高密度化が可能な孤立空隙を
有するセラミック多層回路基板を提供することにある。
さらに、電気抵抗の低い導体材料を施すことにより、パ
ルス信号の高速伝送化に極めて有利な高密度微細配線基
板を提供することもできる。
最近開発されている低温焼結セラミック基板もアルミナ
に比べれば低いものの、十分な低誘電率化は図られてお
らず高速化に対してまで改善する必要がある。一方、プ
リント基板にはスルーホールメッキ性・加工性・多層化
接着・高温での熱変形が大きい等の問題があり、高密度
化には限界がある。そこでセラミック基板の誘電率を下
げる方法としては、基板を構成している絶縁材料を低誘
電率化させることが考えられる。しかし、これらのセラ
ミック配線基板においても、その絶縁材料本来の誘電率
までしか望むことができず、低誘電率化については限界
にある。一方、絶縁層を形成しているセラミック部に空
隙を存在させることにより大幅に誘電率を下げることが
可能であるが、空隙が外気と通じていると、吸水が発生
し絶縁特性並びに耐湿負荷特性に支障を来してしまう。
そこで、いかにして焼結体内に孤立空隙を生成させるか
が鍵となる。したがって、本発明の目的はこのような従
来の課題を解決することにより、低い誘電率を有し、た
とえば800℃以上1000℃以下の低温で焼成でき絶縁特性
や耐水性等信頼性の優れた高密度化が可能な孤立空隙を
有するセラミック多層回路基板を提供することにある。
さらに、電気抵抗の低い導体材料を施すことにより、パ
ルス信号の高速伝送化に極めて有利な高密度微細配線基
板を提供することもできる。
(課題を解決するための手段) 本発明のセラミック多層回路基板は、ガラスを含んだ
セラミック混合粉末と焼成の際分解し完全に飛散する高
分子の空隙形成材料をバインダと溶剤により混合しスラ
リーを作製する工程と、均一に分散されたスラリーをグ
リーンシート化しビアホール形成し導体を埋め込むとと
もに配線を印刷する工程と、積層、熱プレス後、酸化性
雰囲気中で高分子空隙形成材料を分解せしめ完全に飛散
し空隙を形成させる工程と酸化性雰囲気中で750℃以上
で焼成し、均一な1μm〜30μmの範囲にある孤立空隙
を5〜40容量パーセント含んだ構造を有するものが得ら
れる。
セラミック混合粉末と焼成の際分解し完全に飛散する高
分子の空隙形成材料をバインダと溶剤により混合しスラ
リーを作製する工程と、均一に分散されたスラリーをグ
リーンシート化しビアホール形成し導体を埋め込むとと
もに配線を印刷する工程と、積層、熱プレス後、酸化性
雰囲気中で高分子空隙形成材料を分解せしめ完全に飛散
し空隙を形成させる工程と酸化性雰囲気中で750℃以上
で焼成し、均一な1μm〜30μmの範囲にある孤立空隙
を5〜40容量パーセント含んだ構造を有するものが得ら
れる。
なお、孤立空隙が1μm未満だと孤立空隙が均一に分
散しない。また30μmを越えると孤立空隙が形成できな
くなる。一方空隙率が5%未満だと低誘電率効果が顕著
でなく、40%を越えると強度の低下をまねき基板として
の特性が得られなくなる。
散しない。また30μmを越えると孤立空隙が形成できな
くなる。一方空隙率が5%未満だと低誘電率効果が顕著
でなく、40%を越えると強度の低下をまねき基板として
の特性が得られなくなる。
(実施例) 以下に本発明を実施例により更に具体的に説明する
が、本発明はその要旨を超えない限り、以下の実施例に
限定されるものではない。
が、本発明はその要旨を超えない限り、以下の実施例に
限定されるものではない。
絶縁材料として石英ガラスとホウケイ酸系ガラスおよ
びα−石英の複合材料を用い高分子空隙形成材料として
ポリスチレンを適用した場合について述べる。ポリスチ
レンは球状の1μm〜40μmの範囲にある粒子を5〜40
容量パーセントの範囲の所定の比率になるように混合
し、ポリビニルブチラールをエチルセルソルブを主成分
とする溶剤で溶かした液と均一に混ぜ合わせた粘度3000
〜10000cpになるスラリーを作製する。これをスリップ
キャスティング成膜法により50μm〜200μmの厚みに
なるようにグリーンシート化する。このグリーンシート
を所定の位置に150μm〜300μmのビアホールを形成
し、スクリーン厚膜印刷法によりAg−Pd導体で配線パタ
ーンを印刷するとともに層間の導通をもたせるためにビ
アホール導体を埋め込む。それぞれパターンを形成した
シートを積層し110℃、150〜250kg/cm2で熱プレスする
ことにより生積層体を得る。この生積層体を電気炉中で
酸化性雰囲気下500℃の条件で空隙形成材を完全に除去
せしめるとともにバインダーも除去する。その後750〜8
50℃の範囲で酸化性雰囲気中でガラスの軟化反応を十分
に進行させることにより孤立空隙を形成し、更に900℃
で焼結を完了させる。こうして得られたセラミック多層
回路基板の断面模式図を第1図に示す。またセラミク基
板の誘電率と空隙形成材料のポリスチレン含有量の関係
を第2図に示す。第1図で1はセラミック焼結体、2は
ビアホール、3は回路導体、4は孤立空隙である。図か
らわかるように極めて誘電率が下げられ高速化に対して
有利である。他の特性については、絶縁抵抗は1013Ω以
上、誘電損失は0.2%以上と良好であった。ここで用い
たポリスチレン以外にも空隙形成材料としてポリエステ
ル、ポリエチレン、ポリメチルメタクリレート、フッ素
樹脂などを用いても同様の効果が得られた。
びα−石英の複合材料を用い高分子空隙形成材料として
ポリスチレンを適用した場合について述べる。ポリスチ
レンは球状の1μm〜40μmの範囲にある粒子を5〜40
容量パーセントの範囲の所定の比率になるように混合
し、ポリビニルブチラールをエチルセルソルブを主成分
とする溶剤で溶かした液と均一に混ぜ合わせた粘度3000
〜10000cpになるスラリーを作製する。これをスリップ
キャスティング成膜法により50μm〜200μmの厚みに
なるようにグリーンシート化する。このグリーンシート
を所定の位置に150μm〜300μmのビアホールを形成
し、スクリーン厚膜印刷法によりAg−Pd導体で配線パタ
ーンを印刷するとともに層間の導通をもたせるためにビ
アホール導体を埋め込む。それぞれパターンを形成した
シートを積層し110℃、150〜250kg/cm2で熱プレスする
ことにより生積層体を得る。この生積層体を電気炉中で
酸化性雰囲気下500℃の条件で空隙形成材を完全に除去
せしめるとともにバインダーも除去する。その後750〜8
50℃の範囲で酸化性雰囲気中でガラスの軟化反応を十分
に進行させることにより孤立空隙を形成し、更に900℃
で焼結を完了させる。こうして得られたセラミック多層
回路基板の断面模式図を第1図に示す。またセラミク基
板の誘電率と空隙形成材料のポリスチレン含有量の関係
を第2図に示す。第1図で1はセラミック焼結体、2は
ビアホール、3は回路導体、4は孤立空隙である。図か
らわかるように極めて誘電率が下げられ高速化に対して
有利である。他の特性については、絶縁抵抗は1013Ω以
上、誘電損失は0.2%以上と良好であった。ここで用い
たポリスチレン以外にも空隙形成材料としてポリエステ
ル、ポリエチレン、ポリメチルメタクリレート、フッ素
樹脂などを用いても同様の効果が得られた。
次に絶縁材料としてコーディエライトとホウケイ酸系
ガラスを用い、ポリスチレンを空隙形成材料として利用
した場合を示す。スラリーの作製以降前記実施例と同様
の条件によりセラミック多層回路基板を得た。コーディ
エライト45wt%ホウケイ酸系ガラス55wt%の組成で空隙
が存在しない場合誘電率は4.8であったが、空隙率5〜4
0vol%のとき誘電率4.4〜2.6まで低下させることができ
た。絶縁抵抗は1013Ω以上、誘電損失は0.2%以下と良
好であった。
ガラスを用い、ポリスチレンを空隙形成材料として利用
した場合を示す。スラリーの作製以降前記実施例と同様
の条件によりセラミック多層回路基板を得た。コーディ
エライト45wt%ホウケイ酸系ガラス55wt%の組成で空隙
が存在しない場合誘電率は4.8であったが、空隙率5〜4
0vol%のとき誘電率4.4〜2.6まで低下させることができ
た。絶縁抵抗は1013Ω以上、誘電損失は0.2%以下と良
好であった。
(発明の効果) 以上説明したように、本発明の製造方法によれば高分
子空隙形成材料が高温で分解し消失した部分をガラス質
がまわりを囲むように軟化流動し、その結果、完全なク
ローズポア形成される。従って、焼結性の信頼性を損な
うことなく、絶縁層を形成しているセラミック部に空隙
を存在させることによって大幅に誘電率を下げることが
可能となるので、従来のものより高速伝送化という点に
ついてきわめて有利なセラミック多層回路基板が提供で
きる。
子空隙形成材料が高温で分解し消失した部分をガラス質
がまわりを囲むように軟化流動し、その結果、完全なク
ローズポア形成される。従って、焼結性の信頼性を損な
うことなく、絶縁層を形成しているセラミック部に空隙
を存在させることによって大幅に誘電率を下げることが
可能となるので、従来のものより高速伝送化という点に
ついてきわめて有利なセラミック多層回路基板が提供で
きる。
第1図は本発明のセラミック多層回路基板の断面模式
図、第2図は石英ガラス−ホウケイ酸系ガラス−α石英
複合系における空隙形成材料の含有率と誘電率の関係を
示す図、 図において、 1はセラミック焼結体、2はビアホール、3は回路導
体、4は孤立空隙をそれぞれ示す。
図、第2図は石英ガラス−ホウケイ酸系ガラス−α石英
複合系における空隙形成材料の含有率と誘電率の関係を
示す図、 図において、 1はセラミック焼結体、2はビアホール、3は回路導
体、4は孤立空隙をそれぞれ示す。
Claims (1)
- 【請求項1】ガラスを含んだセラミック混合粉末と高分
子の空隙形成材料とバインダーとを溶剤中で混合し前記
空隙形成材料を均一に分散させたスラリーを作製する工
程と、該スラリーをグリーンシートに成膜する工程と、
該グリーンシートにビアホールを形成し導体を埋め込む
とともにグリーンシート上に導体配線を印刷する工程
と、積層熱プレス後酸化性雰囲気中で高分子空隙形成材
料を分解せしめ完全に飛散し空隙を形成させる工程と、
焼成工程とを有することを特徴とするセラミック多層回
路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63269766A JPH088416B2 (ja) | 1988-10-25 | 1988-10-25 | セラミック多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63269766A JPH088416B2 (ja) | 1988-10-25 | 1988-10-25 | セラミック多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02116196A JPH02116196A (ja) | 1990-04-27 |
JPH088416B2 true JPH088416B2 (ja) | 1996-01-29 |
Family
ID=17476848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63269766A Expired - Lifetime JPH088416B2 (ja) | 1988-10-25 | 1988-10-25 | セラミック多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH088416B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2757574B2 (ja) * | 1991-03-14 | 1998-05-25 | 日本電気株式会社 | 低誘電率ハイブリッド多層セラミック配線基板の製造方法 |
US5740603A (en) * | 1995-07-31 | 1998-04-21 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing low dielectric constant multiple layer ceramic circuit board |
US6528145B1 (en) * | 2000-06-29 | 2003-03-04 | International Business Machines Corporation | Polymer and ceramic composite electronic substrates |
JP4511215B2 (ja) * | 2004-02-25 | 2010-07-28 | 京セラ株式会社 | セラミック多層配線基板の製造方法 |
JP4583047B2 (ja) * | 2004-02-25 | 2010-11-17 | 京セラ株式会社 | 樹脂シートおよびそれを用いたセラミック多層配線基板の製造方法 |
JP2006248074A (ja) * | 2005-03-11 | 2006-09-21 | Tdk Corp | 高誘電率複合基板、高誘電率複合シートおよびこれらの製造方法 |
JP2007008762A (ja) * | 2005-06-30 | 2007-01-18 | Tdk Corp | 複合多孔体 |
JP4738166B2 (ja) * | 2005-12-22 | 2011-08-03 | 京セラ株式会社 | 配線基板およびその製造方法 |
JP6683262B2 (ja) * | 2016-11-02 | 2020-04-15 | 株式会社村田製作所 | セラミック電子部品及びセラミック電子部品の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62206861A (ja) * | 1986-03-07 | 1987-09-11 | Hitachi Ltd | セラミツクス多層回路板及び半導体実装構造 |
JPS63202994A (ja) * | 1987-02-18 | 1988-08-22 | 富士通株式会社 | 多層セラミツク回路基板の製造方法 |
-
1988
- 1988-10-25 JP JP63269766A patent/JPH088416B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02116196A (ja) | 1990-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5337475A (en) | Process for producing ceramic circuit structures having conductive vias | |
US5593526A (en) | Process for preparing a multi-layer wiring board | |
US5614043A (en) | Method for fabricating electronic components incorporating ceramic-metal composites | |
JPS6244879B2 (ja) | ||
JPS63358A (ja) | 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法 | |
JPH0676245B2 (ja) | ガラスセラミツク構造体焼成方法 | |
JPH06305770A (ja) | 多層ガラスセラミック基板とその製造方法 | |
JPH088416B2 (ja) | セラミック多層回路基板の製造方法 | |
JP2533284B2 (ja) | 制御されたグレイン・サイズを有する金属導電体の製造方法 | |
US5139851A (en) | Low dielectric composite substrate | |
JP2787026B2 (ja) | 低誘電率多層セラミック回路基盤の製造方法 | |
JPH06345530A (ja) | 多層ガラスセラミック基板およびその製造方法 | |
US6143421A (en) | Electronic components incorporating ceramic-metal composites | |
EP0476954A1 (en) | Method for preparing green sheets | |
JP3228198B2 (ja) | セラミックス材料と回路基板およびその製造方法 | |
JP2933463B2 (ja) | セラミック多層配線基板及びその製造方法 | |
JP2606439B2 (ja) | 多層セラミック配線基板 | |
KR0173233B1 (ko) | 저유전율 다층 세라믹 회로기판의 제조방법 | |
JP3047985B2 (ja) | 多層セラミック配線基板の製造方法 | |
JP2712930B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
JP2513382B2 (ja) | 多層ガラスセラミック基板の製造方法 | |
JP2504351B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
JP2504349B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
JP2504350B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
JP4099054B2 (ja) | 銅メタライズ組成物、並びに、配線基板およびその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |