JPS60171781A - 低誘電率多層基板の製造方法 - Google Patents

低誘電率多層基板の製造方法

Info

Publication number
JPS60171781A
JPS60171781A JP2901584A JP2901584A JPS60171781A JP S60171781 A JPS60171781 A JP S60171781A JP 2901584 A JP2901584 A JP 2901584A JP 2901584 A JP2901584 A JP 2901584A JP S60171781 A JPS60171781 A JP S60171781A
Authority
JP
Japan
Prior art keywords
dielectric constant
low dielectric
substrate
glass
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2901584A
Other languages
English (en)
Inventor
和明 栗原
丹羽 紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2901584A priority Critical patent/JPS60171781A/ja
Publication of JPS60171781A publication Critical patent/JPS60171781A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分11’ 本発明は低誘電率の誘電材料を用いて形成される多層配
線基板の製造方法に関する。
(b)技術の背景 高速化を実現する方法として、使用する電子回路素子の
小型化と大容量化とが強力に進められている。
ここで代表、的な回路素子はLS、1などの半導体素子
であって、単位素子の小型化による集積度の増大が進ん
でいる。
この場合半導体素子はセラミックなどの耐熱性基板に装
着され、従来の実装法による場合はハーメチックシール
外装が施されて半導体装置が形成され、これをプリント
配線基板に装着されている。
また今後の実装法としてはチップ形状の半導体素子をセ
ラミックなどの耐熱性絶縁基板に直接に装着する方法が
採られようとしている。
ここでLSIや更に集積度を一段と増加したVLSIな
どの半導体素子を耐熱性絶縁基板に装着するに当たって
は端子数が多いので必然的に多層配線基板の使用が必要
になる。
本発明はかかる目的に使用される多層基板の製造方法に
ついてのものである。
(C)従来技術と問題点 従来半導体素子を装着する多層配線基板としてはアルミ
ナを成分とするセラミックが用いられており、導体金属
としてはモリブデン・マンガン(Mo −Mn )合金
やタングステン・マンガン(W・Mn)合金などの高融
点金属が用いられている。
この理由はアルミナ(αA12.03)の焼結温度が十
数百度と極めて高く、金(Au )や銅(Cu)など一
般に使用される導体金属の融点を越えていることによる
ここで電算機に使用される半導体素子のように演算の高
速化が必要な用途については従来のような多層基板の構
成は問題があり、基板材料の低誘電率化と導体パターン
の低抵抗化が必要となる。
すなわち多層基板の配線パターン間には静電容量が存在
するが、この容量値は対向して存在する配線パターンの
面積に比例すると共に距離に反比例する。
そのため多層配線基板の層数が増し、単位の層厚が減少
するに従って配線バクーン間の静電容量が増して漏話量
がふえ信号の高速伝播が困難となる。
また半導体素子の集積度の増加に対応して導体パターン
幅の減少が必要であり、約100μmの導体パターンの
実用化が必要となるが、これを実現するためには従来の
導体材料よりも遥かに低抵抗の金属を使用する必要があ
る。
これらの問題を解決するためアルミナを分散させたガラ
ス基板、結晶化ガラス基板などについて実用化が進めら
れている。
然しアルミナを添加した硼珪酸ガラスと結晶化ガラスに
ついては焼成温度が低(AuやCuが使用できるが誘電
率は5乃至8と以前として高く、更に少ない誘電率を示
す基板の実用化が望まれている。
(d)発明の目的 本発明の目的は低誘電率の絶縁材料を用いて基板を形成
すると共に低抵抗の導体材料を用いLSIやVLS I
などの半導体素子を装着するのに適した多層配線基板の
製造方法を提供するにある。
(e)発明の構成 本発明の目的は抵抗率の低い導体金属を用いて配線パタ
ーンを形成するとともに低誘電率の耐熱材料を用いて構
成される多層配線基板において、構成容積比率が10乃
至70%の石英ガラスと低誘電率のガラスとの混合物を
主構成材料としてグリンシートを形成し、該シートを積
層して加圧したのち1100℃以下の温度で焼成するこ
とにより石英ガラスが均一に分散したガラス質の多層配
線基板を作ることを特徴とする低誘電率多層基板の製造
方法により実現することができる。
(f)発明の実施例 本発明は石英ガラスが誘電率が3.8と少なく、熱膨張
係数や絶縁抵抗値など電気的および機械的特性が優れて
いるのを利用し、これを例えば誘電率が4.6と小さい
硼珪酸ガラスのような低誘電率ガラスと混合して焼成し
、基板を作ることにより焼成温度を1ioo℃以下にま
で下げることが可能となり、これによりAuやCuのよ
うに融点がt io。
℃以下の導体金属の使用を可能とし、これにより上記の
目的を達成するものである。
以下本発明を実施例について説明する。
表は実施例のガラスを作るに用いた原料組成である。
表 、ここでバインダとして本実施例ではアクリル樹脂をま
た有機溶剤としてはメチルエチルケトンを使用した。
これらの材料は良く混合したのち混練してスラリー状と
し、ドクタブレード法により厚さが300μmのグリン
シートを成形した。
次にこのシートを1501■角に打抜くと共に必要とす
る位置にバイアボールを作り、また銅ペーストをスクリ
ーン印刷して100 μm幅の配線パターンを形成した
このようにして作った10枚のグリンシートは正確に位
置合わせして積層したのち20MPaの圧力で30分加
圧して一体化し、次に窒素気流中で1000℃の温度で
30分間に互って焼成して多層基板を得た。
このようにして得られた基板の誘電率は4.0であって
石英ガラスの3.8と近似しており、一方配線パターン
の面積抵抗は1.1+mΩと低い。
図は実施例と同じ成分組成のものについて石英ガラスと
硼珪酸ガラスの構成比を変えて作った基板の密度と誘電
率の関係を示すもので夷る。
すなわち石英の含有量が増すに従って基板の誘電率は石
英ガラスの3.8に近づくが一方基板の密度は石英ガラ
スの含有量が70%を越えると急激に低下して多孔質に
なる。
なお基板の製造は石英ガラスの含有量が少ないほうが作
りやすい。それゆえ用途に応じて石英ガラスの含有量を
10乃至70%の範囲に選択して多層基板を作ればよい
(g)発明の効果 本発明は多層配線基板に装着される半導体素子の集積度
の向上に伴い一構成層数が増し、また層厚が薄くなる結
果として低誘電率基板で且つ抵抗率の低い配線パターン
を特徴とする請求に応えるためになされたもので、本発
明の実施により誘電率の小さい基板の実用化が可能にな
る。
【図面の簡単な説明】
図は本発明の実施例について石英含有量に対する誘電率
と密度の関係を示す図である。

Claims (1)

    【特許請求の範囲】
  1. 抵抗率の低い導体金属を用いて配線パターンを形成する
    とともに低誘電率の耐熱材料を用いて構成される多層配
    線基板において、構成容積比率が10乃至70%の石英
    ガラスと低誘電率のガラスとの混合物を主構成材料とし
    てグリンシートを形成し、該シートを積層して加圧した
    のち1100℃以下の温度で焼成することにより石英ガ
    ラスが均一に分散したガラス質の多層配線基板を作るこ
    とを特徴とする低誘電率多層基板の製造方法。
JP2901584A 1984-02-17 1984-02-17 低誘電率多層基板の製造方法 Pending JPS60171781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2901584A JPS60171781A (ja) 1984-02-17 1984-02-17 低誘電率多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2901584A JPS60171781A (ja) 1984-02-17 1984-02-17 低誘電率多層基板の製造方法

Publications (1)

Publication Number Publication Date
JPS60171781A true JPS60171781A (ja) 1985-09-05

Family

ID=12264582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2901584A Pending JPS60171781A (ja) 1984-02-17 1984-02-17 低誘電率多層基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60171781A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435990A (en) * 1987-07-30 1989-02-07 Nec Corp Multilayered ceramic wiring board
JPH0832238A (ja) * 1994-05-13 1996-02-02 Nec Corp 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
JPH08116177A (ja) * 1994-10-13 1996-05-07 Nec Corp 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435990A (en) * 1987-07-30 1989-02-07 Nec Corp Multilayered ceramic wiring board
JPH0832238A (ja) * 1994-05-13 1996-02-02 Nec Corp 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
JPH08116177A (ja) * 1994-10-13 1996-05-07 Nec Corp 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法

Similar Documents

Publication Publication Date Title
CA2048558A1 (en) Low dielectric inorganic composition for multilayer ceramic package
CA2050095A1 (en) Dielectric composition containing cordierite and glass
DE10003264A1 (de) Dielektrische Keramikzusammensetzung und mehrschichtiges Keramiksubstrat
JPH0816021B2 (ja) 多層ガラスセラミック基板およびその製造方法
JPS60171781A (ja) 低誘電率多層基板の製造方法
JPH088416B2 (ja) セラミック多層回路基板の製造方法
JPH0447978B2 (ja)
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
EP0204261A2 (en) Multilayer wiring board and method of manufacturing the same
KR0173233B1 (ko) 저유전율 다층 세라믹 회로기판의 제조방법
JP2700920B2 (ja) コンデンサー内蔵複合回路基板
JPH0588557B2 (ja)
JP2712930B2 (ja) 多層ガラスセラミック基板とその製造方法
JPH04225297A (ja) セラミック基板の製造方法
JPS60723A (ja) コンデンサを含むセラミツク回路基板
JP2652229B2 (ja) 積層回路セラミック基板
JP2504351B2 (ja) 多層ガラスセラミック基板とその製造方法
JP4044752B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JPS60166289A (ja) アルミナ回路基板
JP2504349B2 (ja) 多層ガラスセラミック基板とその製造方法
JPS59134815A (ja) コンデンサを含むセラミツク回路基板
JPS6247198A (ja) 多層配線基板
JPH07212047A (ja) 低誘電率多層基板
JPS6164189A (ja) セラミツク多層配線基板の製造方法