KR970008605A - 계단 모양의 스토리지 전극을 가지는 반도체 장치의 커패시터 및 그 제조방법 - Google Patents
계단 모양의 스토리지 전극을 가지는 반도체 장치의 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970008605A KR970008605A KR1019950023535A KR19950023535A KR970008605A KR 970008605 A KR970008605 A KR 970008605A KR 1019950023535 A KR1019950023535 A KR 1019950023535A KR 19950023535 A KR19950023535 A KR 19950023535A KR 970008605 A KR970008605 A KR 970008605A
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- layer
- insulating layer
- forming
- storage electrode
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000003990 capacitor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims abstract 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 11
- 238000005530 etching Methods 0.000 claims abstract 7
- 238000000034 method Methods 0.000 claims 18
- 238000000151 deposition Methods 0.000 claims 6
- 229920000642 polymer Polymers 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 2
- 238000005520 cutting process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
계단 모양의 스토리지 전극을 가지는 반도체 장치의 커패시터 및 그 제조방법에 관하여 개시한다. 본발명은 스토리지 전극을 식각하기 위한 마스크로 사용하는 포토레지스트 패턴의 측벽에 형성된스페이서로 상기 스토리지 전극의 일부분만을 식각하여, 계단 모양의 스토리지 전극을 가지는 커패시터를 형성한다. 따라서 상기 스토리지 전극을 식각하는 동안 상기 스페이서는 마스크로서 충분히 견디어 종래의 경우와 달리 상기 스토리지 전극의 모서리가 이상 식각되는 문제가 발생하지 않는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 제1실시예에 따라 게단 모양의 스토리지 전극을 가지는 반도체 장치의 커패시터 제조방법을 보여주는 단면도들이다.
Claims (16)
- 스토리지 전극·유전치막 및 전극을 구비하는 반도체 장치의 커패시터에 있어서, 상기 스토리지 전극은 계단 모양의 측벽을 가지는 것을 특징으로 하는 반도체 장치의 커패시터.
- 제1항에 있어서, 상기 계단 모양의 측벽은 스페이서를 이용하여 형성된 것을 특징으로 하는 반도체 장치의 커패시터.
- 스토리지 전극·유전체막 및 플레이트 전극을 구비하는 반도체 장치의 커패시터 제조방법에 있어서, 상기 스토리지 전극을 형성하는 방법은, 반도체 기판에 제1절연막을 증착하는 단계; 상기 제1절연막을 위헤 식각 저지층을 증착하는 단계; 상기 식각 저지층 위에 제2절연막을 증착하는 단계; 사진 식각 공정을 이용하여 상기 제2절연막·상기 식각 저지층 및 상기 제1절연막을 관통하여 상기 반도체 기판의 표면을 대기 중에 노출하는 접촉창을 형성하는 단계; 상기 접촉창을 통하여 상기 반도체 기판에 접촉하는 도전층을 상기 제2절연막 위헤 형성하는 단계; 상기 도전층의 위에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 도전층을 제1두께만큼 식각하는 단계; 상기 포토레지스트 패턴의 측벽에 스페이서를 형성하는 단계; 상기 포토레지스터 패턴 및 상기 스페이서를 마스크로 상기 도전층의 나머지를 식각하는 단계; 상기 포토레지스트 패턴 및 상기 스페이서를 제거하는 단계; 및 상기 제2절연막을 제거하는 단게를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 식각 저지층은 SiON막 또는 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 고전층은 불순물을 포함하는 다결정 실리콘막으로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제1두께는 1000내지 3000Å인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 스페이서는 실리콘 산화막 또는 중합체로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제7항에 있어서, 상기 중합체 플라즈마를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제2절연막의 제거는 습식 식각 방법으로 실시하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 스토리지 전극·유전체막 및 플레이트 전극을 구비하는 반도체 장치의 커패시터 제조방법에 있어서, 상기 스토리지 전극을 형성하는 방법은, 반도체 기판에 제1절연막을 증착하는 단계; 상기 제1절연막을 위해 식각 저지층을 증착하는 단계; 상기 식각 저지층 위에 제2절연막을 증착하는 단계; 사진 식각 공정을 이용하여 상기 제2절연막·상기 식각 저지층 및 상기 제1절연막을 관통하여 상기 반도체 기판의 표면을 대기 중에 노출하는 접촉창을 형성하는 단계; 상기 접촉창을 통하여 상기 반도체 기판에 접촉하는 도전층을 상기 제2절연막 위헤 형성하는 단계; 상기 도전층의 위에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 상기 도전층을 제1두께만큼 식각하는 단계; 상기 포토레지스트 패턴의 측벽에 제1스페이서를 형성하는 단계; 상기 포토레지스터 패턴 및 상기 제1스페이서를 마스크로 상기 도전층을 제2두께만큼 식각하는 단계; 상상기 제1스페이서의 측벽에 제2스페이서를 형성하는 단계; 상기 포토레지스트 패턴 및 상기 제2스페이서를 마스크로 상기 도전층의 나머지를 식각하는 단계;및 상기 제2절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제10항에 있어서, 상기 식각 저지층은 SiON막 또는 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제10항에 있어서, 상기 고전층은 불순물을 포함하는 다결정 실리콘막으로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제10항에 있어서, 상기 제1두께 및 제2두께는 1000내지 3000Å인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제10항에 있어서, 상기 제1스페이서 및 제2스페이서는 실리콘 산화막 또는 중합체로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제14항에 있어서, 상기 중합체 플라즈마를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
- 제10항에 있어서, 상기 제2절연막의 제거는 습식 식각 방법으로 실시하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023535A KR100189969B1 (ko) | 1995-07-31 | 1995-07-31 | 반도체 장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023535A KR100189969B1 (ko) | 1995-07-31 | 1995-07-31 | 반도체 장치의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008605A true KR970008605A (ko) | 1997-02-24 |
| KR100189969B1 KR100189969B1 (ko) | 1999-06-01 |
Family
ID=19422467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950023535A KR100189969B1 (ko) | 1995-07-31 | 1995-07-31 | 반도체 장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100189969B1 (ko) |
-
1995
- 1995-07-31 KR KR1019950023535A patent/KR100189969B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100189969B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154161B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970063733A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970008605A (ko) | 계단 모양의 스토리지 전극을 가지는 반도체 장치의 커패시터 및 그 제조방법 | |
| KR950007098A (ko) | 디램셀 제조방법 | |
| KR0151191B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940015698A (ko) | 미세한 감광막 패턴 형성 방법 | |
| KR970054126A (ko) | 커패시터 제조 방법 | |
| KR960026804A (ko) | 반도체소자의 스택 캐패시터 제조방법 | |
| KR960036020A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960043204A (ko) | 캐패시터 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960043176A (ko) | 캐패시터 제조방법 | |
| KR970072427A (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |