KR940022854A - 반도체장치의 접촉창 형성방법 - Google Patents

반도체장치의 접촉창 형성방법 Download PDF

Info

Publication number
KR940022854A
KR940022854A KR1019930003109A KR930003109A KR940022854A KR 940022854 A KR940022854 A KR 940022854A KR 1019930003109 A KR1019930003109 A KR 1019930003109A KR 930003109 A KR930003109 A KR 930003109A KR 940022854 A KR940022854 A KR 940022854A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
aluminum oxide
contact window
semiconductor device
Prior art date
Application number
KR1019930003109A
Other languages
English (en)
Other versions
KR960013638B1 (ko
Inventor
김영선
신유균
박영욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930003109A priority Critical patent/KR960013638B1/ko
Publication of KR940022854A publication Critical patent/KR940022854A/ko
Application granted granted Critical
Publication of KR960013638B1 publication Critical patent/KR960013638B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 알루미늄산화막을 식각저지층으로 하여 반도체장치의 접촉창을 형성시키는 방법에 있어서, 게이트산화막이 형성된 반도체기판에 게이트전극을 형성하는 공정, 상기 게이트전극 측면에 스페이서를 형성하는 공정, 상기 기판 전면에 알루미늄산화막을 형성하는 공정, 상기 알루미늄산화막 상에 평탄화막을 형성하는 공정, 접촉창영역의 상기 평탄화막과 알루미늄산화막을 차례로 제거하는 공정으로 이루어진 것을 특징으로 한다.
따라서 상기한 본 발명에 의하면, 고집적 반도체장치에 있어서 사진공정에서의 미세한 마스크 미스얼라인에 의해서도 쉽게 유발할수 있는 게이트전극과 비트라인, 또는 게이트전극과 스토리지전극사이의 단락을 방지할 수 있는 접촉창을 형성할 수 있다.

Description

반도체장치의 접촉창 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 본 발명에 의한 반도체장치의 접촉창 형성방법을 설명하기 위해 도시한 단면도들.

Claims (5)

  1. 게이트산화막이 형성된 반도체기판에 게이트전극을 형성하는 공정, 상기 게이트전극 측면에 스페이서를 공정, 상기 기판 전면에 알루미늄산화막을 형성하는 공정, 상기 알루미늄산화막상에 평탄화막을 형성하는 공정, 접촉창영역의 상기 평탄화막과 알루미늄산화막을 차례로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  2. 제1항에 있어서, 상기 알루미늄산화막 30Å-200Å의 두께로 증착하는 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  3. 제1항에 있어서, 상기 게이트전극 상부의 절연층과 측벽스페이서는 실리콘산화막으로 이루어진 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  4. 제1항에 있어서, 상기 접촉창영역의 평탄화막과 알루미늄산화막을 차례로 제거하는 공정에서 상기 평탄화막은 건식식각으로 제거하는 것을 특징으로 하는 반도체장치 접촉창 형성방법.
  5. 제4항에 있어서, 상기 접촉창영역의 알루미늄산화막은 습식식각으로 제거하는 것을 특징으로 하는 반도체장치의 접촉창 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930003109A 1993-03-03 1993-03-03 반도체장치의 접촉창 형성방법 KR960013638B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003109A KR960013638B1 (ko) 1993-03-03 1993-03-03 반도체장치의 접촉창 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003109A KR960013638B1 (ko) 1993-03-03 1993-03-03 반도체장치의 접촉창 형성방법

Publications (2)

Publication Number Publication Date
KR940022854A true KR940022854A (ko) 1994-10-21
KR960013638B1 KR960013638B1 (ko) 1996-10-10

Family

ID=19351543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003109A KR960013638B1 (ko) 1993-03-03 1993-03-03 반도체장치의 접촉창 형성방법

Country Status (1)

Country Link
KR (1) KR960013638B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877645B2 (en) 2011-09-15 2014-11-04 International Business Machines Corporation Integrated circuit structure having selectively formed metal cap

Also Published As

Publication number Publication date
KR960013638B1 (ko) 1996-10-10

Similar Documents

Publication Publication Date Title
KR920003461A (ko) 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
KR970054504A (ko) 박막트랜지스터 및 그 제조방법
KR940022854A (ko) 반도체장치의 접촉창 형성방법
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR970007788B1 (ko) 반도체소자의 콘택홀 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR20000019879A (ko) 게이트의 형성방법
KR950010076A (ko) 반도체소자의 디램셀 제조방법
KR960026475A (ko) 반도체 소자의 게이트전극 형성방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR970008605A (ko) 계단 모양의 스토리지 전극을 가지는 반도체 장치의 커패시터 및 그 제조방법
KR20020040270A (ko) 반도체소자 콘택 식각 방법
KR970024210A (ko) 반도체 소자의 디램 제조방법
KR920010827A (ko) 반도체 장치의 소자격리 방법
KR940001435A (ko) 반도체소자의 격리방법
KR970018747A (ko) 반도체소자의 캐패시터 제조방법
KR970023736A (ko) 반도체장치의 콘택부 형성방법
KR930001424A (ko) 반도체 dram 소자의 캐패시터 제조방법
KR940010200A (ko) 반도체장치의 콘택 제조방법.
KR930020580A (ko) 반도체 소자의 콘택제조방법
KR960026568A (ko) 반도체소자의 소자분리절연막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee