KR970007655A - 콘트롤러에서의 데이터 전송 방법 및 장치 - Google Patents

콘트롤러에서의 데이터 전송 방법 및 장치 Download PDF

Info

Publication number
KR970007655A
KR970007655A KR1019960030027A KR19960030027A KR970007655A KR 970007655 A KR970007655 A KR 970007655A KR 1019960030027 A KR1019960030027 A KR 1019960030027A KR 19960030027 A KR19960030027 A KR 19960030027A KR 970007655 A KR970007655 A KR 970007655A
Authority
KR
South Korea
Prior art keywords
bus
controller
processor
data
support device
Prior art date
Application number
KR1019960030027A
Other languages
English (en)
Other versions
KR100271118B1 (ko
Inventor
브렛 에스 웨버
Original Assignee
베일리 웨인 피
심비오스 로직 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베일리 웨인 피, 심비오스 로직 인코퍼레이티드 filed Critical 베일리 웨인 피
Publication of KR970007655A publication Critical patent/KR970007655A/ko
Application granted granted Critical
Publication of KR100271118B1 publication Critical patent/KR100271118B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Bus Control (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 분야
콘트롤러에서의 디스크 어레이 데이터 전송의 처리능력을 향상시키기 위한 방법 및 장치
2. 발명이 해결하고자 하는 기술적 과제
종래의 디스크 어레이 콘트롤러에서는 2개의 독립적인 DRAM 서브시스템이 제공되어야 하고, 이것은 비용이 많이 드는 단점이 있으며, 또한 종래의 PCI-기반 디스크 어레이 콘트롤러 구조에서는 PCI 로컬 버스의 대역폭의 일부가 프로세서와ISA 버스에 접속된 자원 사이의 데이터 전송과 같이 PCI 로컬 버스를 통한 비-디스크 어레이-관련 데이터 전송에 의해 소비된다는 단점을 해결하고자 함.
3. 발명의 해결방법의 요지
프로세서와 콘트롤러 지원 장치를 구비하고 있고, 호스트 장치와 디스크 드라이브 사이에 접속되어 있는 콘트롤러에서 데이터를 전송하는 방법으로서, 이 방법은, 콘트롤러에 제1 버스 및 제2 버스를 제공하는 단계; 디스크 드라이브와 호스트장치 사이에 제1 버스를 접속하는 단계; 프로세서와 콘트롤러 지원 장치 사이에 제2 버스를 접속하는 단계; 제1 버스를통해 디스크 드라이브와 호스트 장치 사이에서 제1 데이터를 전송하는 단계; 및 제1 버스의 대역폭의 일부를 소비하지 않고 제2 버스를 통해 프로세서와 콘트롤러 지원 장치 사이에서 제2 데이터를 전송하는 단계를 포함한다. 콘트롤러 구조도 개시되어 있다.
4. 발명의 중요한 용도
개인용 컴퓨터에 이용됨.

Description

콘트롤러에서의 데이터 전송 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 PCI-기반 디스크 어레이 콘트롤러의 제1실시예의 블록도, 제4도는 PCI-기반 디스크 어레이 콘트롤러 제2실시예의 블록도.

Claims (14)

  1. 프로세서, 제1 버스 및 콘트롤러 자원을 구비하고 있으며, 호스트 장치와 디스크 드라이브 사이에 접속되어 있는 콘트롤러에서 데이터를 전송하는 방법에 있어서, 제1 버스를 통해 상기 호스트 장치와 상기 디스크 드라이브 사이에서 제1 데이터를 전송하는 단계와, 상기 제1 버스의 대역폭의 일부를 소비하지 않고 상기 프로세서와 상기 콘트롤러 자원 사이에서 제2 데이터를 전송하는 단계를 포함해서 이루어진 데이터 전송 방법.
  2. 제1항에 있어서, 상기 콘트롤러는 제2 버스를 더 구비하고 있고, 상기 제2 데이터 전송 단계는, 제2 버스를 통해 프로세서와 콘트롤러 자원 사이에서 제2 데이터를 전송하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  3. 제2항에 있어서, 상기 프로세서는 내부 버스를 포함하고 있고, 상기 제2 데이터 전송 단계는, 상기 내부버스와 상기 제2 버스 사이에 인터페이스 회로를 삽입하는 단계를 더 포함하는 것을 특징으로 하는 데이터 전송 방법.
  4. 제1항에 있어서, 상기 프로세서는 인텔 80486 마이크로프로세서인 것을 특징으로 하는 데이터 전송 방법.
  5. 제2항에 있어서, 상기 제1 버스는 PCI 로컬 버스인 것을 특징으로 하는 데이터 전송 방법.
  6. 프로세서와 콘트롤러 지원 장치를 구비하고 있으며, 호스트 장치와 디스크 드라이브 사이에 접속되어 있는 콘트롤러에서 데이터를 전송하는 방법에 있어서, 상기 콘트롤러에 제1 버스 및 제2 버스를 제공하는 단계, 상기 디스크드라이브와 상기 호스트 장치 사이에 제1 버스를 접속하는 단계, 상기 프로세서와 상기 콘트롤러지원 장치 사이에 제2버스를 접속하는 단계, 상기 제1 버스를 통해 상기 디스크 드라이브와 상기 호스트 장치 사이에서 제1 데이터를 전송하는 단계, 및 상기 제1 버스의 대역폭의 일부를 소비하지 않고 상기 제2 버스를 통해 상기 프로세서와 상기 콘트롤러 지원 장치 사이에서 제2 데이터를 전송하는 단계를 포함해서 이루어진 데이터 전송방법.
  7. 제6항에 있어서, 상기 프로세서는 내부 버스를 포함하고 있고, 상기 제2 데이터 전송 단계는, 상기 내부버스와 상기 제2 버스 사이에 인터페이스 회로를 삽입하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  8. 제6항에 있어서, 상기 프로세서는 인텔 80486 마이크로프로세서인 것을 특징으로 하는 데이터 전송 방법.
  9. 제6항에 있어서, 상기 제1 버스는 PCI 로컬 버스인 것을 특징으로 하는 데이터 전송 방법.
  10. 호스트 장치와 디스크 드라이브 사이에 접속되어 있는 콘트롤러에 있어서, 상기 호스트 장치와 상기디스크 드라이브 사이에 접속된 제1 버스, 프로세서, 콘트롤러 지원 장치, 및 상기 제1 버스의 대역폭의 일부를소비하지 않고 상기 프로세서와 상기 콘트롤러 지원 장치 사이의 모든 데이터 전송이 이루어질 수 있도록,상기 프로세서와 상기 콘트롤러 지원 장치 사이에 접속된 제2 버스를 포함해서 이루어진 콘트롤러.
  11. 제10항에 있어서, 상기 프로세서와 상기 콘트롤러 지원 장치 사이의 모든 데이터 전송은 상기 제2 버스를 통해 이루어지는 것을 특징으로 하는 데이터 전송 방법.
  12. 제10항에 있어서, 상기 프로세서는 내부 버스를 포함하고, 상기 콘트롤러는 상기 내부 버스와 상기 제2버스 사이에 접속된 인터페이스 회로를 더 포함하는 것을 특징으로 하는 콘트롤러.
  13. 제10항에 있어서, 상기 프로세서는 인텔 80486 마이크로프로세서인 것을 특징으로 하는 콘트롤러.
  14. 제10항에 있어서, 상기 제1 버스는 PCI 로컬 버스인 것을 특징으로 하는 콘트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960030027A 1995-07-24 1996-07-24 콘트롤러에서의 데이터 전송 방법 및 장치(method and apparatus for enhancing throughput of disk array data transfers in a controller) KR100271118B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/506,148 US5729705A (en) 1995-07-24 1995-07-24 Method and apparatus for enhancing throughput of disk array data transfers in a controller
US08/506,148 1995-07-24

Publications (2)

Publication Number Publication Date
KR970007655A true KR970007655A (ko) 1997-02-21
KR100271118B1 KR100271118B1 (ko) 2000-11-01

Family

ID=24013394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030027A KR100271118B1 (ko) 1995-07-24 1996-07-24 콘트롤러에서의 데이터 전송 방법 및 장치(method and apparatus for enhancing throughput of disk array data transfers in a controller)

Country Status (4)

Country Link
US (1) US5729705A (ko)
EP (1) EP0756235A1 (ko)
JP (1) JP3187720B2 (ko)
KR (1) KR100271118B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037293A1 (en) * 2000-10-25 2002-05-10 Inode Technology Inc. Addressing system for use in storage devices
KR100375816B1 (ko) * 2000-10-10 2003-03-15 조용범 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963962A (en) * 1995-05-31 1999-10-05 Network Appliance, Inc. Write anywhere file-system layout
WO1994029795A1 (en) * 1993-06-04 1994-12-22 Network Appliance Corporation A method for providing parity in a raid sub-system using a non-volatile memory
US5884050A (en) * 1996-06-21 1999-03-16 Digital Equipment Corporation Mechanism for high bandwidth DMA transfers in a PCI environment
US5937174A (en) * 1996-06-28 1999-08-10 Lsi Logic Corporation Scalable hierarchial memory structure for high data bandwidth raid applications
US5881254A (en) * 1996-06-28 1999-03-09 Lsi Logic Corporation Inter-bus bridge circuit with integrated memory port
US5950225A (en) * 1997-02-28 1999-09-07 Network Appliance, Inc. Fly-by XOR for generating parity for data gleaned from a bus
US5966534A (en) * 1997-06-27 1999-10-12 Cooke; Laurence H. Method for compiling high level programming languages into an integrated processor with reconfigurable logic
US6098114A (en) 1997-11-14 2000-08-01 3Ware Disk array system for processing and tracking the completion of I/O requests
US6138176A (en) * 1997-11-14 2000-10-24 3Ware Disk array controller with automated processor which routes I/O data according to addresses and commands received from disk drive controllers
US6134630A (en) * 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
US6516351B2 (en) 1997-12-05 2003-02-04 Network Appliance, Inc. Enforcing uniform file-locking for diverse file-locking protocols
USRE42761E1 (en) 1997-12-31 2011-09-27 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US5941972A (en) * 1997-12-31 1999-08-24 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US6504854B1 (en) * 1998-04-10 2003-01-07 International Business Machines Corporation Multiple frequency communications
US6279011B1 (en) 1998-06-19 2001-08-21 Network Appliance, Inc. Backup and restore for heterogeneous file server environment
US6119244A (en) * 1998-08-25 2000-09-12 Network Appliance, Inc. Coordinating persistent status information with multiple file servers
US6343984B1 (en) 1998-11-30 2002-02-05 Network Appliance, Inc. Laminar flow duct cooling system
US6560573B1 (en) * 1999-07-30 2003-05-06 Emc Corporation Storage controller with hardware emulation controller for emulation between control processor and transfer circuitry compatible to different processor
US7020770B2 (en) * 2002-07-12 2006-03-28 Lsi Logic Corporation Method and apparatus for configuration of RAID controllers
US7219169B2 (en) * 2002-09-30 2007-05-15 Sun Microsystems, Inc. Composite DMA disk controller for efficient hardware-assisted data transfer operations
CN102063274B (zh) * 2010-12-30 2013-10-09 华为技术有限公司 存储阵列和存储***及数据访问方法
EP2565772A4 (en) * 2010-12-30 2013-05-01 Huawei Tech Co Ltd STORAGE ASSEMBLY, STORAGE SYSTEM, AND METHOD OF ACCESSING DATA

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965801A (en) * 1987-09-28 1990-10-23 Ncr Corporation Architectural arrangement for a SCSI disk controller integrated circuit
DE416331T1 (de) * 1989-08-31 1991-07-04 Yokogawa Electric Corp., Musashino, Tokio/Tokyo, Jp Line computer.
GB9018992D0 (en) * 1990-08-31 1990-10-17 Ncr Co Internal bus for work station interfacing means
EP0487901A3 (en) * 1990-11-29 1992-09-23 Hewlett-Packard Company Disk controller using a video ram
US5253348A (en) * 1990-12-28 1993-10-12 Apple Computer, Inc. Method of arbitration for buses operating at different speeds
US5287476A (en) * 1991-06-07 1994-02-15 International Business Machines Corp. Personal computer system with storage controller controlling data transfer
US5257391A (en) * 1991-08-16 1993-10-26 Ncr Corporation Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
US5289418A (en) * 1992-02-14 1994-02-22 Extended Systems, Inc. Memory apparatus with built-in parity generation
US5379384A (en) * 1992-06-05 1995-01-03 Intel Corporation Configuration data loopback in a bus bridge circuit
US5434976A (en) * 1992-09-28 1995-07-18 Standard Microsystems Corporation Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers
US5392407A (en) * 1992-12-24 1995-02-21 Ncr Corporation Multi-port processor with peripheral component interconnect port and rambus port
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
US5542053A (en) * 1994-11-30 1996-07-30 International Business Machines Corporation Bridge interface between two buses of a computer system with a direct memory access controller programmed by a scatter/gather programmer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375816B1 (ko) * 2000-10-10 2003-03-15 조용범 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러
WO2002037293A1 (en) * 2000-10-25 2002-05-10 Inode Technology Inc. Addressing system for use in storage devices
US7069409B2 (en) 2000-10-25 2006-06-27 Grape Technology, Inc. System for addressing a data storage unit used in a computer

Also Published As

Publication number Publication date
JPH09114596A (ja) 1997-05-02
EP0756235A1 (en) 1997-01-29
US5729705A (en) 1998-03-17
KR100271118B1 (ko) 2000-11-01
JP3187720B2 (ja) 2001-07-11

Similar Documents

Publication Publication Date Title
KR970007655A (ko) 콘트롤러에서의 데이터 전송 방법 및 장치
CA2143492A1 (en) Portable pcmcia interface for a host computer
KR960032172A (ko) 컴퓨터 시스템
KR970007654A (ko) 콘트롤러에서의 데이터 전송 방법 및 장치
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR970076288A (ko) 핫 플러거블 모듈식 베이를 갖는 휴대용 컴퓨터를 제공하는 방법 및 장치
ATE347230T1 (de) Tcp/ip/ppp modem
EP0667581A3 (en) Computer system with peripheral bus
KR900000776A (ko) 주변 제어기와 어댑터 인터페이스
KR970007567A (ko) 확장 슬롯 전용 듀얼 버스 라이저 카드
CA2303024A1 (en) Apparatus and method for protocol application data frame operation requests interfacing with an input/output device
KR910003475A (ko) 시퀀스 제어장치
US6397266B1 (en) Input/output control device for reducing standby time of the CPU
Vaughn Color WYSIWYG comes of age.
KR970002687A (ko) 통신 방법 및 통신 장치
KR0143933B1 (ko) 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법
KR900000607B1 (ko) Dmac 채널요구 분할회로
KR950025556A (ko) 메인프로세서와 서브프로세서 메모리 공유방법
TW531701B (en) Method to operate a processor bus
KR950020194A (ko) 인터트립라인의 공유장치
KR980004073A (ko) 씨디-롬 드라이브와 엠펙(mpeg) 카드 간의 데이터 전송방법
KR930005404A (ko) 고속데이타 처리시스템
KR920003180A (ko) 퍼스널 컴퓨터 간의 통신방식
JPH0675964A (ja) アプリケーションプログラム間通信方式
KR970013939A (ko) 에이에이엘1(aal1) 헤더 저장장치(apparatus for storing aal-1 header)

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee