KR970003225A - 비트라인 분리신호 발생장치 - Google Patents
비트라인 분리신호 발생장치 Download PDFInfo
- Publication number
- KR970003225A KR970003225A KR1019950018872A KR19950018872A KR970003225A KR 970003225 A KR970003225 A KR 970003225A KR 1019950018872 A KR1019950018872 A KR 1019950018872A KR 19950018872 A KR19950018872 A KR 19950018872A KR 970003225 A KR970003225 A KR 970003225A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- output
- bit line
- logic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Landscapes
- Dram (AREA)
Abstract
본 발명은 비트라인 분리신호 발생장치에 관한 것으로, 두개의 셀 블럭을 공유하는 하나의 감지 증폭기로 하여금 선택된 셀 블럭만을 센싱할 수 있도록 해주기 위해 선택되지 않은 다른 셀 블럭과 감지 증폭기의 사이에 연결된 비트라인을 끊어주기 위한 비트라인 분리신호를 블럭선택 어드레스 신호에 의해 논리적으로 제어되도록 구현하여 상기 셀 블럭을 선택할때 생기는 누설전류 및 노이즈를 줄인 비트라인 분리신호 발생장치에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예에 따른 비트라인 분리신호 발생장치의 회로도, 제5도는 제4도에 도시된 제3제어 회로부의 회로도.
Claims (13)
- 셀 블럭 및 비트라인 감지 증폭기 사이에 접속되어 상기 감지 증폭기가 센싱할때 선택되지 않은 상기 셀 블럭과의 데이타 전송을 차단시키는 제1, 제2비트라인 분리 수단을 포함하는 반도체 기억장치의 비트라인 분리신호 발생장치에 있어서, 상기 셀 블럭을 선택하는 두개의 로오 어드레스 신호를 각각 입력하는 제1, 제2입력단자와, 상기 제1, 제2비트라인 분리 수단의 동작을 제어하는 제어 신호를 출력하는 제1, 제2출력단자와, 상기 제1, 제2출력단자 및 프리차지 전압 사이에 접속 되며 상기 제1, 제2출력단자의 전위를 상기 프리차지 전압으로 프리차지 시키기 위한 제1, 제2스위치 수단과, 상기 제1출력단자 및 제2출력단자 사이에 접속되며 상기 제1 및 제2출력단자의 전위를 상기 프리차지 전압으로 프리차지 시키기 위한 제3스위치 수단과 상기 제1, 제2입력단자로부터의 입력신호를 입력하여 제1논리의 신호를 상기 제1 내지 제3스위치 수단으로 출력하는 제1제어 수단과, 상기 제1, 제2입력단자로부터의 입력신호 및 상기 제1제어 수단으로부터의 출력신호를 입력하여 제2논리의 신호를 상기 제1, 제2출력단자로 각각 출력하는 제2제어 수단을 구비하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제1항에 있어서, 상기 제1, 제2비트라인 분리 수단이 MOS 트랜지스터로 구성된 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제1항에 있어서, 상기 제1, 제2비트라인 분리 수단이 NMOS 트랜지스터로 구성된 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제1항에 있어서, 상기 제1 내지 제3스위치 수단이 MOS 트랜지스터로 이루어진 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제1항에 있어서, 상기 제1 내지 제3스위치 수단이 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제1항에 있어서, 상기 제1논리는, 상기 제1, 제2입력단자로부터의 입력신호가 모두 로우일때 상기 제1 내지 제3스위치 수단으로 하이 논리의 신호를 전달하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제1항에 있어서, 상기 제2논리는, 상기 제2제어 수단으로부터의 출력된 신호가 로우일때 상기 제1, 제2입력단자로부터 입력된 신호에 의해 제3논리의 신호를 각각 제1, 제2출력단자로 출력하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제7항에 있어서, 상기 제1입력단자로부터 입력된 신호가 하이이고, 상기 제1입력단자로부터의 입력된 신호가 로우일때, 상기 출력단자로 '하이'논리의 신호를 출력하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 셀 블럭 및 비트라인 감지 증폭기 사이에 접속되어 상기 감지 증폭기가 센싱할때 선택되지 않은 상기 셀 블럭과의 데이타 전송을 차단시키는 제1, 제2비트라인 분리 수단을 포함하는 반도체 기억장치의 비트라인 분리신호 발생장치에 있어서, 상기 셀 블럭을 선택하는 두개의 로오 어드레스 신호를 각각 입력하는 제1, 제2입력단자와, 상기 제1, 제2비트라인 분리 수단의 동작을 제어하는 제어 신호를 출력하는 제1, 제2출력단자와,상기 제1, 제2출력단자 및 프리차지 전압 사이에 접속 되며 상기 제1, 제2출력단자의 전위를 상기 프리차지 전압으로 프리차지 시키기 위한 제1, 제2스위치 수단과, 상기 제1출력단자 및 제2출력단자 사이에 접속되며 상기 제1 및 제2출력단자의 전위를 상기 프리차지 전압으로 프리차지 시키기 위한 제3스위치 수단과, 상기 제1, 제2입력단자로부터의 입력신호를 입력하여 제1논리의 신호를 출력하기 위한 제1제어 수단과, 상기 제1제어 수단으로부터의 출력신호를 입력하여 제2논리의 신호를 상기 제1 내지 제3스위치 수단으로 출력하기 위한 제2제어 수단과, 상기 제1, 제2입력단자로부터의 입력신호 및 상기 제2제어 수단으로부터의 출력신호를 입력으로 하여 제3논리의 신호를 상기 제1, 제2출력단자로 각각 출력하는 제3제어수단을 구비하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제9항에 있어서, 상기 제1논리는, 상기 제1, 제2입력단자로부터의 입력신호가 모두 로우일때 하이를 출력하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제9항에 있어서, 상기 제2논리는, 상기 제1제어수단으로부터의 출력신호에 반전되는 신호를 출력하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제9항에 있어서, 상기 제3논리는, 상기 제3제어수단으로부터의 출력된 신호가 로우일때 상기 제1, 제2입력단자로부터 입력된 신호에 의해 제4논리의 신호를 각각 제1, 제2출력단자로 출력하는 것을 특징으로 하는 비트라인 분리신호 발생장치.
- 제12항에 있어서, 상기 제4논리는, 상기 제1입력단자로부터 입력된 신호가 하이이고, 상기 제2입력단자로부터 입력된 신호가 로우일때, 상기 출력단자로 '하이'논리의 신호를 출력하는 것을 특징으로 하는 비트라인 분리신호 발생장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018872A KR0179099B1 (ko) | 1995-06-30 | 1995-06-30 | 비트라인 분리신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018872A KR0179099B1 (ko) | 1995-06-30 | 1995-06-30 | 비트라인 분리신호 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003225A true KR970003225A (ko) | 1997-01-28 |
| KR0179099B1 KR0179099B1 (ko) | 1999-04-15 |
Family
ID=19419299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018872A KR0179099B1 (ko) | 1995-06-30 | 1995-06-30 | 비트라인 분리신호 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179099B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574950B1 (ko) | 2003-10-15 | 2006-04-28 | 삼성전자주식회사 | 고속 반도체 메모리에서의 빠른 데이터 기록을 위한 감지증폭기 회로 |
-
1995
- 1995-06-30 KR KR1019950018872A patent/KR0179099B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179099B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001220A (ko) | 반도체 메모리 장치 | |
| KR0146387B1 (ko) | 플립플롭형 증폭 회로 | |
| KR920013923A (ko) | 레벨 변환 회로 | |
| GB2261088A (en) | Address input buffer | |
| KR930018582A (ko) | 반도체 메모리장치의 비트라인 분리클럭 저너레이터 | |
| KR920000177A (ko) | 반도체 집적회로장치 | |
| KR970060217A (ko) | 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리 | |
| KR910013279A (ko) | 감지 증폭기 및 이에 의한 방법 | |
| KR970051355A (ko) | 동기형 반도체 메모리 장치의 컬럼 리던던시 회로 | |
| KR970063278A (ko) | 반도체 메모리 | |
| KR850003045A (ko) | 라인 절환 회로 및 그를 사용한 반도체 메모리 | |
| KR970078002A (ko) | 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로 | |
| KR100344865B1 (ko) | 센스증폭기 | |
| KR970016535A (ko) | 어드레스 디코더 | |
| KR960012017A (ko) | 반도체 메모리장치의 워드라인드라이버 | |
| KR970029788A (ko) | 반도체메모리장치의 내부전원공급장치 | |
| KR970003225A (ko) | 비트라인 분리신호 발생장치 | |
| KR950024213A (ko) | 반도체 기억회로 | |
| KR920022300A (ko) | 개선된 라이트 동작을 가지는 반도체 메모리 장치 | |
| KR950001773A (ko) | 반도체 메모리 장치 | |
| JPH04259995A (ja) | 書き込み電圧発生回路 | |
| KR100271653B1 (ko) | 입력버퍼회로 | |
| JPH0223592A (ja) | 半導体装置 | |
| KR960035645A (ko) | 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법 | |
| KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |