Claims (2)
샘플링 클럭을 발생시키는 샘플링클럭발생기; CCD카메라 또는 TV카메라등의 장치로부터 입력되는 아날로그형태의 비디오신호를 상기 샘플링클럭에 의해서 8비트의 그레이 스케일(Gray Scale)로 샘플링하여 디지탈 형태의 비디오신호로 변환하는 비디오 A/D변환기; 수평 및 수직동기신호와 합성동기신호, 수평 및 수직 블랭크신호, 필드신호를 각각 발생시키는 동기신호발생기; 터미날접속장치로부터의 모두선택신호에 따라서, 상기 비디오 A/D변환기로부터의 데이타를 동기신호발생기의 신호와 샘플링클럭발생기의 신호로 생성된 어드레스신호에 의해서 프레임메모리에 저장하거나 터미날접속장치로부터의 데이타를 터미날접속장치로부터의 어드레스신호에 의해 프레임메모리에 저장하고, 상기 프레임메모리의 데이타를 터미날접속장치 또는 D/A변환기로 출력하는 비디오 제어장치; 상기 비디오 제어장치의 제어하에서 디지탈형태로 변환된 비디오신호 또는 터미날접속장치로부터의 데이타를 저장하는 프레임메모리; 상기 문자나 도형을 비디오신호에 합성하기 위해서 문자나 도형에 대한 데이타를 저장하고 있는 오버레이 메모리; 상기 비디오 제어장치와 외부의 장치간에 데이타통신을 가능하게 하는 터미날 접속장치; 상기 비디오 제어장치의 제어하에서 프레임메모리에서 읽은 디지탈형태의 비디오신호와 동기신호를 아날로그형태의 표준비디오신호로 변환하여 출력하는 비디오 D/A변환기를 구비함을 특징으로 하는 비디오 처리장치.A sampling clock generator for generating a sampling clock; A video A / D converter for converting an analog video signal input from a device such as a CCD camera or a TV camera into an 8-bit gray scale by the sampling clock and converting the video signal into a digital video signal; A synchronization signal generator for generating horizontal and vertical synchronization signals, a synthetic synchronization signal, a horizontal and vertical blank signal, and a field signal, respectively; According to the all selection signal from the terminal connection device, the data from the video A / D converter is stored in the frame memory by the address signal generated by the signal of the synchronization signal generator and the signal of the sampling clock generator, or the data from the terminal connection device. A video control device storing the data in the frame memory according to an address signal from the terminal connection device and outputting the data in the frame memory to the terminal connection device or the D / A converter; A frame memory for storing a video signal converted into a digital form or data from a terminal connection device under control of the video controller; An overlay memory storing data on characters or figures in order to synthesize the characters or figures into a video signal; A terminal connection device for enabling data communication between the video control device and an external device; And a video D / A converter for converting and outputting a digital video signal and a synchronous signal read from a frame memory into an analog standard video signal under the control of the video controller.
제1항에 있어서, 상기 비디오 제어장치(40)는 터미날 접속장치(70)로부터의 모드선택신호(M0,M1)로 4가지의 모드(acquire 모드, display 모드, frame R/W모드, overlay R/W모드)를 선택되도록 6개의 칩인에이블신호(SEL-1~SEL-6)를 출력하는 모드선택부(41)와, 상기 동기신호발생기(30)의하나의 수평블랭크신호(H-BLk)가 출력되는 동안에 상기 샘플링클럭발생기(10)의 클럭(CK)을 카운팅하여 수평주사선에 해당하는 어드레스신호(A0~A9)를 생성시키고, 상기 동기신호발생기(30)의 수직블랭크신호(V-BLK)가 출력되는 동안에 상기 수직블랭크신호(V-BLK)를 카운팅하여 수직주사선에 해당하는 어드레스신호(A11~A18)를 생성시키며, 또한 상기 동기신호발생기(30)로부터 펄드신호(FS)를 출력하도록 된 어드레스카운터(43)를 구비와, 상기 모드선택부(41)의 칩인에이블신호(SEL~6)에 의해서 상기 어드레스카운터(43)로부터 출력되는 어드레스신호와 터미날접속장치(70)로부터의 어드레스신호중에 하나의 신호를 선택하여 출력하는 어드레스제어부(44a)와, 상기 모드선택부(421)의 칩인에이블신호(SEL-6)에 의해서 인에블되고, 상기 동기신호발생기(30)의 수평블랭크신호(H-BLk)와 수직블랭크신호(V-BLK)가 동시에 유효한 데이타를 나타낼 때만 생성되는 칩셀렉트신호(CSF,CSS)와 터미날접속장치로부터의 칩셀렉트신호(CSFD,CSOD)를 선택적으로 출력하며, 상기 샘플링클럭발생기(10)의 칩인에이블신호(SEL-1)에 의해서 프레임메모리(50)의 리드/라이트가 결정되고, 상기 결정된 리드 또는 라이트는 다시 터미날접속장치(70)로부터의 리드/라이트신호를 선택하여 출력하는 메모리 리드/라이트 제어부(44b)로 구성된 어드레스 및 리드/라이트 제어부(44)와, 상기 비디오 A/D변환기(20)으로부터의 비디오 데이타를 칩인에이블신호(SEL-1,SEL-2,SEL-4)에 의해서 프레임메모리(50)에 기록하거나 터미날접속장치(70)로 출력하고, 터미날접속장치(70)로부터의 데이타를 칩인에이블신호(SEL-2)에 의해서 프레임메모리(50)에 기록하며, 또한 칩인에이블신호(SEL-3)에의해서 오버레이메모리(60)의 문자 또는 도형에 해당하는 데이타를 읽어서 출력하도록 제어하는 데이타제어부(42)와, 상기 데이타제어부(42)로부터의 비디오신호와 오버레이신호를 논립합하여 출력하는 논리부(45)를 구비하여 이루어짐을 특징으로 하는 비디오 처리장치.2. The video control device 40 according to claim 1, wherein the video control device 40 has four modes (acquire mode, display mode, frame R / W mode, overlay R) with mode selection signals M0 and M1 from the terminal connection device 70. Mode selector 41 for outputting six chip enable signals SEL-1 to SEL-6 to select the " / W mode ", and one horizontal blank signal H-BLk of the synchronization signal generator 30. While the output clock is counted, the clock CK of the sampling clock generator 10 generates the address signals A0 to A9 corresponding to the horizontal scan lines, and the vertical blank signal V-BLK of the synchronization signal generator 30 is generated. Is generated to generate the address signals A11 to A18 corresponding to the vertical scan lines by counting the vertical blank signals V-BLK, and to output the pulse signal FS from the synchronization signal generator 30. The address counter 43 and the chip enable signals SEL to 6 of the mode selector 41. The address control unit 44a for selecting and outputting one signal from the address signal output from the counter 43 and the address signal from the terminal connection device 70, and the chip enable signal SEL of the mode selector 421. -6) and the chip select signal CSF, which is generated only when the horizontal blank signal H-BLk and the vertical blank signal V-BLK of the synchronization signal generator 30 simultaneously represent valid data, And a chip select signal (CSFD, CSOD) from the terminal connection device. The read / write of the frame memory 50 is generated by the chip enable signal SEL-1 of the sampling clock generator 10. And the determined read or write is again composed of an address and read / write control section 44 composed of a memory read / write control section 44b for selecting and outputting a read / write signal from the terminal connection device 70, and the video. A / D side Video data from the device 20 is written to the frame memory 50 by the chip enable signals SEL-1, SEL-2, and SEL-4 or outputted to the terminal connection device 70, and then the terminal connection device 70. ) And writes data from the chip enable signal SEL-2 to the frame memory 50, and also reads data corresponding to characters or figures of the overlay memory 60 by the chip enable signal SEL-3. And a logic unit (45) for unifying and outputting the video signal and the overlay signal from the data control unit (42).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.