KR910001168B1 - Television mirror screen circuit using frame memory - Google Patents

Television mirror screen circuit using frame memory Download PDF

Info

Publication number
KR910001168B1
KR910001168B1 KR1019870012921A KR870012921A KR910001168B1 KR 910001168 B1 KR910001168 B1 KR 910001168B1 KR 1019870012921 A KR1019870012921 A KR 1019870012921A KR 870012921 A KR870012921 A KR 870012921A KR 910001168 B1 KR910001168 B1 KR 910001168B1
Authority
KR
South Korea
Prior art keywords
frame memory
unit
signal
address
pixel data
Prior art date
Application number
KR1019870012921A
Other languages
Korean (ko)
Other versions
KR890009202A (en
Inventor
이경근
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870012921A priority Critical patent/KR910001168B1/en
Publication of KR890009202A publication Critical patent/KR890009202A/en
Application granted granted Critical
Publication of KR910001168B1 publication Critical patent/KR910001168B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Abstract

A circuit for generating the mirror screen using a frame memory comprises a HF amplifying/detecting session (1) for amplifying/detecting a RF signal, a television signal processor (2) for writing a complex video signal from the HF amplifying/detecting session to a frame memory of for reading the pixel data stored in the frame memory, the frame memory (5) for storing the complex video signal temporarily, a sync. signal divider 94) for dividing the complex video signal into the vertical and horizontal sync. signals, a reading address provider (7) for providing the reading address to the frame memory, a writing address provider (6), and a controller for providing the control signal to the reading and writing address providers.

Description

프레임 메모리를 이용한 텔레비젼의 미러 화면회로TV's Mirror Screen Circuit Using Frame Memory

제1도는 종래의 정상화면과 미러화면의 주사방법을 나타낸 그림.1 is a diagram showing a conventional scanning method of a normal screen and a mirror screen.

제2도는 본 발명의 블록도.2 is a block diagram of the present invention.

제3도는 프레임 메모리 내의 화소데이터와 어드레스의 관계를 나타낸 그림.3 is a diagram showing a relation between pixel data and an address in a frame memory.

제4도는 독출어드레스 발생부의 세부 블록도.4 is a detailed block diagram of a read address generator.

제5도는 본 발명의 흐름도.5 is a flow chart of the present invention.

제6도는 본 발명에 따른 정상화면과 미러화면과 역화면의 독출방법에 따른 출력변화를 나타낸 그림.6 is a view showing the output change according to the reading method of the normal screen, mirror screen and reverse screen according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 고주파증폭 및 검파부 2 : 텔레비젼 신호처리부1: high frequency amplifier and detector 2: TV signal processor

3 : CRT 구동부 4 : 동기신호 분리부3: CRT driver 4: sync signal separator

5 : 프레임(frame)메모리부 6 : 기입(write)어드레스 발생부5: frame memory unit 6: write address generation unit

7 : 독출(read)어드레스 발생부 8 : 제어부7: read address generating unit 8: control unit

20 : 영상신호처리부 21 : R.G.B 매트릭스부20: video signal processor 21: R.G.B matrix unit

본 발명은 프레임 메모리의 화면 정보 데이터 처리에 있어서 독출시와 기입시에 번지수 지정순서를 다르게 하므로써 미러화면을 발생시키는 회로에 관한 것이다.The present invention relates to a circuit for generating a mirror screen by changing address number designation order in reading and writing in screen information data processing of a frame memory.

미러화면이란 텔레비젼의 다기능화에서 또는 특수용도를 위하여 사용되는 것으로 정상화면을 거울에 비춘것과 같이 좌우가 바뀌어 출력되는 영상을 말한다.Mirror screen is used for multi-functionality of TV or for special purpose, and it is an image that is output by changing left and right as the normal screen is reflected on the mirror.

종래의 미러화면은 텔레비젼 내부의 CRT 구동회로의 수평주사 방향을 역으로 진행함으로써 발생시켜 왔다.The conventional mirror screen has been generated by reversing the horizontal scanning direction of the CRT driving circuit inside the television.

즉, 수평주사를 제1도에 도시한 바와 같이 정상주사 방법과 반대로 주사함으로써 미러화면을 발생시키는 것이었다.That is, the mirror image was generated by scanning the horizontal scan in the opposite manner to the normal scanning method as shown in FIG.

이러한 종래의 미러화면은 CRT 구동회로에 역방향 수평주사 회로를 구성하여 이루어지는 것이므로 미러화면 한가지 기능밖에 사용할 수 없었다.Since the conventional mirror screen is composed of a reverse horizontal scanning circuit in the CRT driving circuit, only one mirror screen function can be used.

본 발명의 목적은 종래의 하드웨어적인 미러화면 회로 구성과는 달리 텔레비젼 신호의 처리과정에서 프레임 메모리를 이용하여 텔레비젼 신호를 미러화면 신호로 만들 수 있도록 함과 동시에 미러화면과 역화면등을 쉽게 제어할 수 있는 회로를 제공함에 있다.According to the object of the present invention, unlike the conventional hardware mirror screen circuit configuration, it is possible to easily control the mirror screen and the reverse screen while making the television signal into the mirror screen signal using the frame memory in the process of processing the television signal. It is to provide a circuit that can be.

본 발명에 따라 상기 목적은 안테나로부터 인가되는 RF 신호를 증폭하고 검파하는 고주파증폭 및 검파부와, 상기 고주파증폭 및 검파부로 출력되는 복합영상신호를 프레임 메모리부에 일시 저장한 후 기입된 화소데이터를 독출하여 R.G.B. 매트릭부를 통하여 CRT 구동부로 출력하는 텔레비젼 신호처리부와, 상기 복합 영상신호를 텔레비젼 신호처리부의 동작에 따라 화소데이터로 일시 저장하는 프레임 메모리부와, 상기 고주파증폭 및 검파부로 출력되는 복합영상신호를 수직 및 수평 동기신호로 분리하는 동기신호 분리부와, 상기 동기신호 분리부에서 출력된 수직 및 수평동기신호에 따라 상기 프레임 메모리부에 화소데이터를 기입할 수 있도록 어드레스를 발생시키는 기입어드레스 발생부와, 상기 프레임 메모리부에 기입된 화소데이터를 독출하는 어드레스를 발생시에는 독출어드레스 발생부와, 마이크로 컴퓨터로서 상기 어드레스 발생부 및 각부의 제어신호를 발생하는 제어부를 가짐으로써 달성된다.According to the present invention, the object is a high frequency amplifier and detector for amplifying and detecting an RF signal applied from an antenna, and the pixel data written after temporarily storing a composite image signal output to the high frequency amplifier and detector in a frame memory unit. Read by RGB A television signal processing unit for outputting to the CRT driving unit through a metric unit, a frame memory unit for temporarily storing the composite video signal as pixel data according to the operation of the television signal processing unit, and a composite video signal output to the high frequency amplification and detector unit; A synchronization signal separation unit for separating the horizontal synchronization signal, a write address generation unit for generating an address so that pixel data can be written to the frame memory unit according to the vertical and horizontal synchronization signals outputted from the synchronization signal separation unit, and When generating an address for reading out the pixel data written in the frame memory section, it is achieved by having a read address generating section and a control unit for generating control signals of the address generating section and each section as a microcomputer.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제2도에서, 안테나로부터 입력되는 RF 신호를 증폭하고 검파하는 고주파증폭 및 검파부(1)의 출력은 동기신호 분리부(4) 및 텔레비젼 신호 처리부(2)에 인가되고, 상기 텔레비젼 신호처리부(2)의 출력은 CRT 구동부(3)에 인가되며, 상기 동기신호 분리부(4)로부터 분리된 수직동기 및 수평동기신호는 제어부(8)에서 출력되는 제어신호와 함께 기입어드레스 발생부(6) 및 독출어드레스 발생부(7)에 각각 인가되며, 상기 기입 어드레스 발생부(6) 및 독출어드레스 발생부(7)는 어드레스 버스(A1, A2)를 통하여 화소데이터가 저장되는 프레임 메모리부(5)에 연결되며 상기 프레임 메모리부(5)는 데이터 버스(D1, D2)를 통하여 상기 텔레비젼 신호 처리부(2)에 연결되어 구성된다.In FIG. 2, the output of the high frequency amplification and detection section 1 which amplifies and detects the RF signal input from the antenna is applied to the synchronization signal separation section 4 and the television signal processing section 2, and the television signal processing section ( The output of 2) is applied to the CRT driving unit 3, and the vertical and horizontal synchronizing signals separated from the synchronizing signal separating unit 4 are combined with the control signal output from the control unit 8. And a write address generator 7 and a read address generator 6 and a read address generator 7, respectively, which store pixel data via address buses A1 and A2. The frame memory section 5 is connected to the television signal processing section 2 via data buses D1 and D2.

상기한 구성에 있어서, 텔레비젼 신호처리부(2)는 영상신호 처리부(21)과 R.G.B 매트릭스부(22)로 구성되며, 상기 텔레비젼 신호처리부(2)는 일반적인 칼러 텔레비젼의 영상신호 처리부와 동일하나 R.G.B. 매트릭스부(22)의 전단에서 복합영상신호를 프레임 메모리(5)에 화상데이터를 저장한 후 기입된 화소데이터를 독출하여 R.G.B 매트릭스부(22)를 통하여 CRT 구동부(3)만으로 출력하도록 구성된다.In the above-described configuration, the television signal processing section 2 is composed of a video signal processing section 21 and an R.G.B matrix section 22. The television signal processing section 2 is the same as the video signal processing section of a general color television. The composite image signal is stored in the frame memory 5 at the front of the matrix unit 22, and then the pixel data written therein is read out and output to the CRT driver 3 only through the R.G.B matrix unit 22.

상기 기입어드레스 발생부(6)는 수직 및 수평동기신호에 따라 프레임 데이터를 기입할 수 있도록 어드레스를 발생시키는 카운터(71)로 구성되고, 독출어드레스 발생부(7)는 메모리되어 있는 프레임 데이터를 독출할 수 있도록 업카운터와 다운카운터(72, 73)로 구성되며, 제어부(8)는 마이크로 컴퓨터로서 상기 어드레스 발생부(7, 8) 및 각부의 제어신호를 발생한다.The write address generator 6 is composed of a counter 71 for generating an address so that frame data can be written according to the vertical and horizontal synchronization signals, and the read address generator 7 reads the frame data stored in the memory. It is composed of up counters and down counters 72 and 73 so that they can be shipped, and the controller 8 is a microcomputer for generating control signals of the address generators 7 and 8 and the respective units.

한편, 프레임 메모리부(5)는 기입어드레스 발생부(6)의 어드레스(A1)에 따라 한 프레임의 데이터(D1)를 기입하고, 또한 독출어드레스 발생부(7)의 어드레스(A2)에 따라 한 프레임의 데이터(D2)를 독출하는 메모리이다.On the other hand, the frame memory unit 5 writes the data D1 of one frame in accordance with the address A1 of the write address generation unit 6, and also in accordance with the address A2 of the read address generation unit 7. The memory reads out data D2 of the frame.

제4도는 독출어드레스 발생부(7)의 상세 회로도로서 수평 동기신호(H)와 수직동기신호(V)의 입력단에 각각 업다운 카운터(72, 73)를 구성하고, 상기한 업다운 카운터(72, 73)의 출력 신호에 의해 어드레스 카운터(71)를 구동하도록 한다.FIG. 4 is a detailed circuit diagram of the read address generator 7, which configures up-down counters 72 and 73 at the input terminals of the horizontal synchronizing signal H and the vertical synchronizing signal V, respectively. The address counter 71 is driven by the output signal.

제3도는 프레임 메모리(5)에 저장되는 화소데이터와 각 어드레스의 관계를 나타낸 것이다.3 shows the relationship between the pixel data stored in the frame memory 5 and each address.

수평 샘플링 화소어드레스와 수직 주사선 화소어드레스에 따라 프레임 메모리부(5)에 순차적으로 저장하고 독출할 수 있도록 구성되며, 따라서 업다운 카운터(72)는 프레임 메모리부(5)의 수직 주사선 화소어드레스를 결정하고, 업다운 카운터(73)는 프레임 메모리부(5)의 수평 샘플링 화소어드레스를 결정한다.According to the horizontal sampling pixel address and the vertical scanning line pixel address, the frame memory unit 5 can be sequentially stored and read out. Accordingly, the up-down counter 72 determines the vertical scanning line pixel address of the frame memory unit 5. The up-down counter 73 determines the horizontal sampling pixel address of the frame memory section 5.

상기한 구성을 갖는 본 발명의 동작을 설명한다.The operation of the present invention having the above configuration will be described.

상기 텔레비젼 신호 처리부(2)에 인가된 복합영상신호를 영상신호 처리부(21)를 통하여 프레임 메모리(5)에 일시 저장된다.The composite video signal applied to the television signal processor 2 is temporarily stored in the frame memory 5 through the video signal processor 21.

동기신호 분리부(4)에서는 입력되는 합성영상신호(S2)로부터 수평동기신호(H)의 수직동기신호(V)를 분리 검출하여 기입 및 독출어드레스 발생부(6, 7)로 각각 출력한다.The synchronizing signal separating unit 4 separately detects the vertical synchronizing signal V of the horizontal synchronizing signal H from the input composite video signal S2 and outputs them to the write and read address generating units 6 and 7, respectively.

동기신호가 인가되는 기입어드레스 발생부(6) 및 독출어드레스 발생부(7)는 수평 샘플링별 화소데이터를 기입 혹은 독출하기 위하여 수평동기신호에 맞추어 순차적으로 데이터 어드레스를 지정할 수 있도록 업다운 카운터(72, 73)를 통하여 어드레스를 "0, 1, 2 ..." 혹은 "100, 99, 98, ..., 2, 1, 0"으로 순차적으로 증감하는 어드레스를 조절하여 수평 샘플링 화소데이터를 지정하여 기입 및 독출하여, 수직 주사선 화소어드레스를 각 주사선 수마다 수평 샘플링 화소데이터가 발생되는데 각 주사선을 지정할 수 있는 수직 주사선을 나타내는 어드레스로써 수직동기 신호에 맞추어 업다운 카운터로 수직동기로부터 주사선을 카운터한다.The write address generator 6 and the read address generator 7 to which the synchronization signal is applied are used to sequentially designate data addresses in accordance with the horizontal synchronization signal in order to write or read pixel data for each horizontal sampling. 73) to adjust the address that sequentially increases or decreases the address to "0, 1, 2 ..." or "100, 99, 98, ..., 2, 1, 0" to specify horizontal sampling pixel data. By writing and reading, horizontal sampling pixel data is generated for each number of scanning lines using the vertical scanning line pixel address. The scanning lines are counted from the vertical synchronization using an up-down counter in accordance with the vertical synchronization signal as an address indicating a vertical scanning line for specifying each scanning line.

따라서, 어드레스 발생부(6, 7)에서는 수평동기 및 수직동기 신호에 맞추어 업다운 카운터로 순차적으로 어드레스를 발생시켜 각 화소데이터를 순차적으로 기입 및 독출하므로써 프레임 메모리부(5)에서 화면의 정보를 일시 저장한 후 원하는 방식으로 독출 가능하도록 하며, 이때 제어부(8)로부터 제어신호를 받아 정상화면, 미러화면, 역화면 등이 CRT에 출력되도록 각 수직 및 수평동기 신호(V, H)에 따라 업다운 카운터(72, 73)를 동작하여 프레임 메모리(5)에 저장된 화면의 데이터를 읽어내는 순서를 바꿈으로써 정상화면, 미러화면, 역화면 등이 출력되도록 한다.Therefore, the address generators 6 and 7 generate addresses sequentially with the up-down counter in accordance with the horizontal synchronization and vertical synchronization signals, and write and read the pixel data sequentially so that the frame memory section 5 temporarily stops the information on the screen. After saving, read-out is possible in a desired manner, and at this time, the control unit 8 receives the control signal and the up-down counter according to each vertical and horizontal synchronous signal (V, H) to output the normal screen, mirror screen, reverse screen, etc. to the CRT. By operating (72, 73), the normal screen, mirror screen, reverse screen, and the like are outputted by changing the order of reading the data of the screen stored in the frame memory 5.

프레임 메모리부(5)는 기입 어드레스 발생부(6)와 독출어드레스 발생부(7)에 의해 데이터를 저장 또는 출력하는 것으로, 데이터 저장시에는 기입어드레스 발생부(6)로부터 입력되는 기입 어드레스(A1)에 의해 기입데이터(D1)가 순차적으로 기억장치에 저장된 화소데이터를 출력할 때에는 독출어드레스 발생부(7)로부터 입력되는 독출어드레스(A2)에 따라 화소데이터를 디지털/아날로그 컨버터(미도시)를 통한 후 R.G.B. 매트릭스부(22)를 통하여 CRT에 화면으로 나타난다.The frame memory unit 5 stores or outputs data by the write address generator 6 and the read address generator 7, and write data A1 input from the write address generator 6 during data storage. When the write data D1 sequentially outputs the pixel data stored in the storage device, the pixel data is transferred through the digital / analog converter (not shown) according to the read address A2 input from the read address generator 7. After RGB The screen is displayed on the CRT through the matrix unit 22.

따라서 프레임 메모리부(5)는 기입어드레스부(6)에 의해 영상 신호가 기입되고, 독출어드레스부(7)에 의해 화상정보가 CRT로 드라이브 되도록 한다.Therefore, the frame memory unit 5 writes a video signal by the write address unit 6, and the read address unit 7 drives the image information to the CRT.

텔레비젼 신호처리부(2)는 프레임 메모리부(5)에 기억시킬 신호를 데이터 버스(D1, D2)를 통해 저장시키고, R.G.B. 매트릭스부(22)의 전단에서 프레임 메모리부(5)를 거쳐 1프레임 지연시킨 후 CRT 구동부(3)로 출력하며, 또한 CRT를 구동하기 위해 CRT 구동부(3)에 입력신호를 공급하기 위하여 프레임메모리(5)로부터 독출된 데이터(D2)를 신호처리 과정을 통하여 출력한다.The television signal processing section 2 stores signals to be stored in the frame memory section 5 via the data buses D1 and D2, and the R.G.B. The frame memory is delayed by one frame through the frame memory unit 5 at the front of the matrix unit 22 and then output to the CRT driver 3, and to supply an input signal to the CRT driver 3 to drive the CRT. The data D2 read out from (5) is output through a signal processing process.

이때 텔레비젼 신호처리부(2)는 정상화면, 미러화면, 역화면 등의 출력신호를 프레임 메모리(5)로부터 인가받아 출력시키는데, 이는 제5도의 흐름도에 도시한 바와 같이 화면선택신호(1, 2, 3)의 입력에 의해 제어부(8)가 독출어드레스 발생부(7)의 업다운 카운터(72, 73)를 구동하여 프레임 메모리(5)에 저장된 데이터의 독출 순서를 바꾸어 텔레비젼 신호처리부(2)로 인가하여 CRT 구동부(3)로 출력함으로써 이루어진다. 즉, 제6도에 나타낸 바와 같이 프레임 메모리(5)에 기입된 데이터를 독출함에 있어서, 정상화면을 좌에서 우로 위에서 아래로 순서대로 데이터를 독출하여 출력하고, 미러화면은 프레임 메모리(5)에 기입된 데이터를 우에서 좌로 위에서 아래로 순서대로 데이터를 독출하여, 역화면은 좌에서 우로 아래에서 우로 데이터를 독출하여, CRT에 출력할 때에는 모두 동일하게 일반적인 주사방법과 같이 좌에서 우로 위에서 아래로 주사하게 된다. 이로써 목적한 바와 같이 미러화면과 역화면 등을 쉽게 출력시킬 수 있다.At this time, the television signal processing unit 2 receives and outputs an output signal such as a normal screen, a mirror screen, a reverse screen, etc. from the frame memory 5, which is shown in the flowchart of FIG. By the input of 3), the control unit 8 drives the up-down counters 72 and 73 of the read address generation unit 7 to change the reading order of the data stored in the frame memory 5 and apply it to the television signal processing unit 2. By outputting to the CRT driver 3. That is, as shown in FIG. 6, in reading out the data written to the frame memory 5, the normal screen is read out and outputted in order from left to right and down, and the mirror screen is read to the frame memory 5. Data is read in order from right to left to top to bottom, and reverse screen reads data from left to right to bottom to right, and when outputting to the CRT, all of them are the same as in the normal scanning method. Will be injected. As a result, the mirror screen and the reverse screen can be easily output as desired.

이와 같은 본 발명은 화면의 정보를 수평 주사선의 샘플링을 통한 화소데이터로 프레임 메모리에 기억시키고 각 기억된 화소데이터를 순차적으로 기입하고 독출하여 화면정보를 재생할 수 있도록 하여 재생된 화면은 기입한 순서와 독출한 순서에 따라 어드레스를 컨트롤 하여 정상화면과 미러화면 및 역화면을 나타낼 수 있다.As described above, the present invention stores screen information in the frame memory as pixel data through sampling of horizontal scanning lines, and sequentially writes and reads each stored pixel data to reproduce the screen information. The address can be controlled according to the reading order to display the normal screen, mirror screen and reverse screen.

Claims (1)

안테나로부터 인가되는 RF신호를 증폭하여 검파하는 고주파증폭 및 검파부(1)와, 상기 고주파증폭 및 검파부(1)로 출력되는 복합영상신호를 프레임 메모리부(5)에 일시 저장한 후 저장된 화소데이터를 독출하여 R.G.B. 매트릭스부(22)를 통하여 CRT 구동부(3)로 출력하는 텔레비젼 신호처리부(2)와, 상기 복합영상신호를 화소데이터로 일시 저장하는 프레임 메모리부(5)와, 상기 복합영상신호를 수직 및 수평동기 신호로 분리하는 동기신호 분리부(4)와, 상기 동기신호 분리부(4)에서 출력된 수직 및 수평신호에 따라 상기 프레임 메모리부(5)에 화소데이터를 기입할 수 있도록 어드레스를 발생시키는 기입어드레스 발생부(6)와, 상기 프레임 메모리(5)에 기입된 화소데이터를 독출하는 어드레스를 발생시키는 독출어드레스 발생부(7)와, 상기 기입어드레스 발생부(6) 및 독출어드레스 발생부(7)의 제어신호를 발생하는 제어부(8)로 구성됨을 특징으로 하는 프레임 메모리를 이용한 텔레비젼의 미러화면회로.A high frequency amplifier and detector 1 for amplifying and detecting an RF signal applied from an antenna, and a composite video signal outputted to the high frequency amplifier and detector 1 temporarily stored in a frame memory unit 5 Read data to RGB A television signal processing unit 2 outputting to the CRT driving unit 3 through the matrix unit 22, a frame memory unit 5 for temporarily storing the composite video signal as pixel data, and vertically and horizontally the composite video signal; A synchronization signal separation unit 4 for separating the synchronization signal and an address to generate pixel data in the frame memory unit 5 in accordance with the vertical and horizontal signals outputted from the synchronization signal separation unit 4; A write address generator 6, a read address generator 7 for generating an address for reading the pixel data written into the frame memory 5, the write address generator 6, and a read address generator A mirror screen circuit of a television system using a frame memory, characterized by comprising a control unit (8) for generating the control signal (7).
KR1019870012921A 1987-11-17 1987-11-17 Television mirror screen circuit using frame memory KR910001168B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870012921A KR910001168B1 (en) 1987-11-17 1987-11-17 Television mirror screen circuit using frame memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870012921A KR910001168B1 (en) 1987-11-17 1987-11-17 Television mirror screen circuit using frame memory

Publications (2)

Publication Number Publication Date
KR890009202A KR890009202A (en) 1989-07-13
KR910001168B1 true KR910001168B1 (en) 1991-02-25

Family

ID=19266062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012921A KR910001168B1 (en) 1987-11-17 1987-11-17 Television mirror screen circuit using frame memory

Country Status (1)

Country Link
KR (1) KR910001168B1 (en)

Also Published As

Publication number Publication date
KR890009202A (en) 1989-07-13

Similar Documents

Publication Publication Date Title
US4899139A (en) Display control device for superimposing data with a broad case signal on a television screen
US4816915A (en) Two-picture television receiver
JPH0535959B2 (en)
KR910001168B1 (en) Television mirror screen circuit using frame memory
US6195131B1 (en) Method of generating enlarged image signal by the use of field memory
JPH1155569A (en) Display control circuit
JP2006301667A (en) Control device for matrix display
JPH03192392A (en) Video signal output device
JPH0636020A (en) Image pickup monitoring device
KR920002823B1 (en) Address control circuit
KR930010175B1 (en) Image and characters display method using video memory device
JP2918049B2 (en) Storage method for picture-in-picture
KR0123769B1 (en) Picture in picture display circuit of image only in 16:9
KR100208374B1 (en) Efficient screen size variable circuit in picture signal processing sysem
KR920009009B1 (en) Circuit for displaying picture of multiple channels
KR930009803B1 (en) Color graphic processing apparatus of high definition
KR900000538B1 (en) Controler of multivision system
SU1608639A1 (en) Device for display of data on crt screen
JPH0431892A (en) Video signal displaying device
JPS63141462A (en) Scan converter
JP2000250502A (en) Display monitor device
JPH0832872A (en) Display device and memory device
JPH0646795B2 (en) Dual screen tv receiver
JPH01255921A (en) Crt display image synthesizer
JPS63680A (en) Multi-window display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030129

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee