KR970002618A - 프로세서 - Google Patents
프로세서 Download PDFInfo
- Publication number
- KR970002618A KR970002618A KR1019960023753A KR19960023753A KR970002618A KR 970002618 A KR970002618 A KR 970002618A KR 1019960023753 A KR1019960023753 A KR 1019960023753A KR 19960023753 A KR19960023753 A KR 19960023753A KR 970002618 A KR970002618 A KR 970002618A
- Authority
- KR
- South Korea
- Prior art keywords
- stored
- cache
- cache memory
- processor
- command
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims 2
- 230000006870 function Effects 0.000 claims 1
- 230000010365 information processing Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
퍼스널 컴퓨터등의 정보처리 장치에 사용된 프로세서, 코프로세서 및 그들을 사용한 확장보드 등에 관한 것으로서, 저가격이고 고속처리 가능한 VLIW 프로세서를 제공하기 위해, 단일의 프로그램 카운터에 의해 처리의 실행순서가 제어되는 병렬로 동작가능한 여러개의 처리유닛, 여러개의 처리유닛이 실행하는 명령을 저장하기 위한 처리유닛 각각에 대응한 여러개의 캐시메모리, 여러개의 캐시메모리에 저장되고 있는 명령의 어드레스 정보를 저장하는 태그메모리 및 단일한 프로그램 카운터가 나타내는 어드레스에 의해 지정되는 명령을 외부에서 리드하는 경우에는 명령을 여러개의 처리유닛의 어느 하나에 대응한 여러개의 명령필드로 분할하고, 각각을 각 처리유닛에 대응한 캐시메모리에 저장하는 저장제어회로를 구비하는 구성으로 하였다.
이러한 구성으로 하는 것에 의해, 불필요한 코드를 캐시메모리상에서 제거할 수 있고, 캐시의 사용효율을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 있어서의 캐시메모리 주변의 구성예를 도시한 도면.
Claims (13)
- 단일의 프로그램 카운터에 의해 처리의 실행순서가 제어되는 병렬로 동작가능한 여러개의 처리유닛, 상기 여러개의 처리유닛이 실행하는 명령을 저장하기 위한 상기 처리유닛 각각에 대응한 여러개의 캐시메모리, 상기 여러개의 캐시메모리에 저장되고 있는 명령의 어드레스정보를 저장하는 태그메모리 및 상기 단일한 프로그램 카운터가 나타내는 어드레스에 의해 지정되는 명령을 외부에서 리드하는 경우에는 상기 명령을 상기 여러개의 처리유닛의 어느 하나에 대응한 여러개의 명령필드로 분할하고, 각각을 상기의 각 처리유닛에 대응한 캐시메모리에 저장하는 저장제어회로를 구비해서 이루어지는 것을 특징으로 하는 프로세서.
- 제1항에 있어서, 상기 여러개의 캐시메모리 중의 1개의 캐시메모리의 용량은 다른 캐시메모리와는 다른 용량을 구비해서 이루어지는 것을 특징으로 하는 프로세서.
- 제2항에 있어서, 상기 여러개의 캐시메모리 중의 1개의 캐시메모리의 용량은 다른 캐시메모리의 N배(N은 2이상의 자연수)의 용량을 구비해서 이루어지는 것을 특징으로 하는 프로세서.
- 제3항에 있어서, 상기 N은 2인 것을 특징으로 하는 프로세서.
- 제1항~제4항 중의 어느 한 항에 있어서, 상기 저장제어회로는 상기 명령을 리드할 때 해당명령이 포함하는 명령필드가 상기 여러개의 처리유닛 중의 어느 것에 대응하는지를 나타내는 저장정보를 리드하고, 해당명령에 대응하는 어드레스정보에 관련시켜 상기 저장정보를 태그메모리로 저장하고, 상기 저장정보에 따라 상기 명령이 포함하는 명령필드를 그것이 실행될 처리유닛에 대응하는 캐시메모리에 저장하고 제어해서 이루어지는 것을 특징으로 하는 프로세서.
- 제1항~제5항 중의 어느 한 항에 있어서, 상기 캐시메모리의 각각의 용량은 그 자체에 저장할 수 있는 상기 명령필드의 저쟝량에 따른 것인 것을 특징으로 하는 프로세서.
- 제1항~제6항 중의 어느 한 항에 있어서, 상기 캐시메모리의 각각은 그 자체에 저장할 수 있는 상기 명령필드의 저장량에 따른 연상도를 갖는 것을 특징으로 하는 프로세서.
- 제1항~제7항 중의 어느 한 항에 있어서, 상기 저장정보는 상기 명령으로 캐시메모리에 저장되지 않는 명령필드가 포함되는 것을 지정하는 영역을 구비하고, 상기 저장제어회로는 상기 저장정보가 상기 캐시메모리로의 저장을 지정하는 명령필드를 저장하고 제어해서 이루어지는 것을 특징으로 하는 프로세서.
- 제1항~제8항 중의 어느 한 항에 있어서, 상기 처리유닛은 상기 캐시메모리에 저장되어 있지 않은 명령필드를 실행하는 기능을 구비하고, 상기 저장정보는 상기 캐시메모리에 저장되어 있지 않은 명령필드에 대해서는 캐시메모리에 저장되어 있지 않은 명령필드인 것을 지정하는 영역을 구비하고, 상기 저장정보가 상기 처리유닛이 실행하는 명령필드가 캐시메모리에 저장되어 있지 않은 것을 나타내는 경우에는 상기 처리유닛은 상기 캐시메모리에 저장되어 있지 않은 명령필드를 생성하여 실행해서 이루어지는 것을 특징으로 하는 프로세서.
- 단일의 프로그램 카운터에 의해 처리의 실행순서가 제어되는 병렬로 동작가능한 여러개의 처리유닛과 상기 여러개의 처리유닛에 병렬로 명령을 공급할 수 있는 2개 이상의 캐시메모리를 구비해서 이루어지는 것을 특징으로 하는 프로세서.
- 제10항에 있어서, 상기 2개 이상의 캐시메모리중 1개는 다른 캐시메모리와 다른 용량을 구비해서 이루어지는 것을 특징으로 하는 프로세서.
- 제11항에 있어서, 상기 다른 캐시메모리와는 다른 용량을 갖는 캐시메모리는 다른 캐시 메모리의 N배의 용량(N은 2이상의 자연수)를 구비해서 이루어지는 것을 특징으로 하는 프로세서.
- 제12항에 있어서, 상기 N은 2인 것을 특징으로 하는 프로세서.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-161738 | 1995-06-28 | ||
JP16173895A JP3598589B2 (ja) | 1995-06-28 | 1995-06-28 | プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970002618A true KR970002618A (ko) | 1997-01-28 |
KR100248440B1 KR100248440B1 (ko) | 2000-03-15 |
Family
ID=15740952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960023753A KR100248440B1 (ko) | 1995-06-28 | 1996-06-26 | 프로세서 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5893143A (ko) |
JP (1) | JP3598589B2 (ko) |
KR (1) | KR100248440B1 (ko) |
TW (1) | TW299421B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100648014B1 (ko) * | 2006-06-05 | 2006-11-23 | (주)엠씨티코리아 | 평판형 디스플레이패널 검사용 프로브장치의 pcb 접속용지그 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835941A (en) * | 1995-11-17 | 1998-11-10 | Micron Technology Inc. | Internally cached static random access memory architecture |
JPH1185512A (ja) * | 1997-09-03 | 1999-03-30 | Fujitsu Ltd | 命令圧縮格納および命令復元機能を有するデータ処理装置 |
JP2000305781A (ja) * | 1999-04-21 | 2000-11-02 | Mitsubishi Electric Corp | Vliw方式プロセッサ、コード圧縮装置、コード圧縮方法およびコード圧縮プログラムを記録した媒体 |
GB2362733B (en) * | 2000-05-25 | 2002-02-27 | Siroyan Ltd | Processors having compressed instructions. |
US6581131B2 (en) * | 2001-01-09 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | Method and apparatus for efficient cache mapping of compressed VLIW instructions |
US7140019B2 (en) * | 2002-06-28 | 2006-11-21 | Motorola, Inc. | Scheduler of program instructions for streaming vector processor having interconnected functional units |
US7159099B2 (en) * | 2002-06-28 | 2007-01-02 | Motorola, Inc. | Streaming vector processor with reconfigurable interconnection switch |
US7415601B2 (en) * | 2002-06-28 | 2008-08-19 | Motorola, Inc. | Method and apparatus for elimination of prolog and epilog instructions in a vector processor using data validity tags and sink counters |
EP1378824A1 (en) * | 2002-07-02 | 2004-01-07 | STMicroelectronics S.r.l. | A method for executing programs on multiple processors and corresponding processor system |
US7636837B2 (en) * | 2003-05-28 | 2009-12-22 | Fujitsu Limited | Apparatus and method for controlling instructions at time of failure of branch prediction |
US7111154B2 (en) * | 2003-06-25 | 2006-09-19 | Intel Corporation | Method and apparatus for NOP folding |
KR100703357B1 (ko) * | 2003-08-16 | 2007-04-03 | 삼성전자주식회사 | 보조제어부를 구비하는 휴대용 단말기의 캐시메모리구현장치 및 방법 |
US7290122B2 (en) * | 2003-08-29 | 2007-10-30 | Motorola, Inc. | Dataflow graph compression for power reduction in a vector processor |
JP2005196729A (ja) * | 2003-12-10 | 2005-07-21 | Renesas Technology Corp | コンパイラおよび命令コード出力装置 |
GB2415269B (en) * | 2004-06-15 | 2007-07-25 | Advanced Risc Mach Ltd | Program instruction decompression and compression techniques |
TWI320636B (en) * | 2005-11-10 | 2010-02-11 | Realtek Semiconductor Corp | Method for compressing instruction code |
US7484077B2 (en) | 2005-11-10 | 2009-01-27 | Realtek Semiconductor Corp. | Skipping unnecessary instruction by multiplex selector using next instruction offset stride signal generated from instructions comparison results |
JP2009516254A (ja) * | 2005-11-15 | 2009-04-16 | エヌエックスピー ビー ヴィ | 命令を実行するための処理システムおよび方法 |
DE102007001042B4 (de) * | 2006-01-03 | 2017-08-24 | Realtek Semiconductor Corp. | Vorrichtung und Verfahren zum Entfernen nicht benötigter Anweisungen, Computer und Verfahren Zur Kompression von Anweisungscodes |
KR100875836B1 (ko) * | 2007-03-23 | 2008-12-24 | 삼성전자주식회사 | 병렬 처리 vliw 컴퓨터를 위한 인스트럭션 명령어 압축장치 및 그 방법 |
JP4864840B2 (ja) | 2007-08-31 | 2012-02-01 | 株式会社東芝 | マイクロプロセッサ |
US7945768B2 (en) * | 2008-06-05 | 2011-05-17 | Motorola Mobility, Inc. | Method and apparatus for nested instruction looping using implicit predicates |
US9201652B2 (en) | 2011-05-03 | 2015-12-01 | Qualcomm Incorporated | Methods and apparatus for storage and translation of entropy encoded software embedded within a memory hierarchy |
US10120692B2 (en) | 2011-07-28 | 2018-11-06 | Qualcomm Incorporated | Methods and apparatus for storage and translation of an entropy encoded instruction sequence to executable form |
KR102210997B1 (ko) * | 2014-03-12 | 2021-02-02 | 삼성전자주식회사 | Vliw 명령어를 처리하는 방법 및 장치와 vliw 명령어를 처리하기 위한 명령어를 생성하는 방법 및 장치 |
US10833704B1 (en) * | 2018-12-12 | 2020-11-10 | Xilinx, Inc. | Low-density parity check decoder using encoded no-operation instructions |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4833599A (en) * | 1987-04-20 | 1989-05-23 | Multiflow Computer, Inc. | Hierarchical priority branch handling for parallel execution in a parallel processor |
US5051885A (en) * | 1988-10-07 | 1991-09-24 | Hewlett-Packard Company | Data processing system for concurrent dispatch of instructions to multiple functional units |
JPH05158795A (ja) * | 1991-12-06 | 1993-06-25 | Nec Corp | キャッシュメモリシステム |
US5465342A (en) * | 1992-12-22 | 1995-11-07 | International Business Machines Corporation | Dynamically adaptive set associativity for cache memories |
WO1994027216A1 (en) * | 1993-05-14 | 1994-11-24 | Massachusetts Institute Of Technology | Multiprocessor coupling system with integrated compile and run time scheduling for parallelism |
US5510934A (en) * | 1993-12-15 | 1996-04-23 | Silicon Graphics, Inc. | Memory system including local and global caches for storing floating point and integer data |
US5603047A (en) * | 1995-10-06 | 1997-02-11 | Lsi Logic Corporation | Superscalar microprocessor architecture |
-
1995
- 1995-06-28 JP JP16173895A patent/JP3598589B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-21 US US08/667,670 patent/US5893143A/en not_active Expired - Lifetime
- 1996-06-26 KR KR1019960023753A patent/KR100248440B1/ko not_active IP Right Cessation
- 1996-06-27 TW TW085107767A patent/TW299421B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100648014B1 (ko) * | 2006-06-05 | 2006-11-23 | (주)엠씨티코리아 | 평판형 디스플레이패널 검사용 프로브장치의 pcb 접속용지그 |
Also Published As
Publication number | Publication date |
---|---|
JP3598589B2 (ja) | 2004-12-08 |
KR100248440B1 (ko) | 2000-03-15 |
TW299421B (ko) | 1997-03-01 |
JPH0916471A (ja) | 1997-01-17 |
US5893143A (en) | 1999-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970002618A (ko) | 프로세서 | |
RU2212049C2 (ru) | Смешанный файл векторных/скалярных регистров | |
KR870004366A (ko) | 데이터 처리 시스템 | |
US5870576A (en) | Method and apparatus for storing and expanding variable-length program instructions upon detection of a miss condition within an instruction cache containing pointers to compressed instructions for wide instruction word processor architectures | |
KR920022117A (ko) | 메모리 억세스 장치 | |
KR930702717A (ko) | 다수형태의 레지스터 세트를 구현한 알.아이.에스.씨(risc) 마이크로프로세서 구조 | |
KR940022253A (ko) | 컴파일러 및 데이타처리장치 | |
KR920001322A (ko) | 감소된 명령 세트 프로세서의 성능 개선 방법 및 그 프로세서 시스템 | |
KR830009518A (ko) | 병렬처리용(竝列處理用)데이터 처리 시스템 | |
KR960029956A (ko) | 데이타 처리 시스템 및 방법 | |
KR970062948A (ko) | 마이크로프로세서의 파워 에스티메이터 | |
KR960700475A (ko) | 명령어 실행 제어를 위해 명령어에 태그를 할당하는 시스템 및 방법 | |
KR860008500A (ko) | 데이터 처리장치 | |
KR960011767A (ko) | 중앙처리장치 | |
KR920004964A (ko) | 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서 | |
US4366536A (en) | Modular digital computer system for storing and selecting data processing procedures and data | |
KR930002930A (ko) | 고속 병렬 마이크로코드 프로그램 제어기 | |
KR960024919A (ko) | 레지스터 캐쉬를 가진 컴퓨터 | |
KR900016865A (ko) | 파이프라인방식의 분기명령제어장치 | |
KR900006854A (ko) | 프로그램어블 콘트롤러 | |
DE69518781D1 (de) | Stromverwaltungseinheiten für Rechnersysteme | |
KR19990013576A (ko) | 데이터 랜덤 액세스 메모리를 이용한 마이크로 콘트롤러의 강제페이지 제로 페이징 방법 | |
KR20060113560A (ko) | 데이터 프로세싱 장치 및 데이터 프로세싱 방법 | |
KR970702522A (ko) | 마이크로코드 명령에 대한 정보를 갱신하기 위한 방법 및 장치(apparatus and method for updating information in a writable microcode control store) | |
DE60139606D1 (de) | Lade- und speicheroperationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20031201 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |