KR970002394B1 - 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 - Google Patents

산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 Download PDF

Info

Publication number
KR970002394B1
KR970002394B1 KR1019940010095A KR19940010095A KR970002394B1 KR 970002394 B1 KR970002394 B1 KR 970002394B1 KR 1019940010095 A KR1019940010095 A KR 1019940010095A KR 19940010095 A KR19940010095 A KR 19940010095A KR 970002394 B1 KR970002394 B1 KR 970002394B1
Authority
KR
South Korea
Prior art keywords
arithmetic logic
bus
data
logic operation
input terminal
Prior art date
Application number
KR1019940010095A
Other languages
English (en)
Other versions
KR950033812A (ko
Inventor
이방원
임영헌
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019940010095A priority Critical patent/KR970002394B1/ko
Priority to SG1995000405A priority patent/SG33361A1/en
Priority to US08/435,315 priority patent/US5636154A/en
Priority to JP7109379A priority patent/JPH07311680A/ja
Priority to EP95303114A priority patent/EP0682308A1/en
Priority to CN95105476A priority patent/CN1093285C/zh
Publication of KR950033812A publication Critical patent/KR950033812A/ko
Application granted granted Critical
Publication of KR970002394B1 publication Critical patent/KR970002394B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)

Abstract

내용없음.

Description

산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로
제1도는 종래의 산술 연산장치와 가산기의 데이타 전송회로의 회로도이다.
제2도는 본 발명의 산술 논리 연산장치와 다중 가산기들의 데이타 전송회로의 회로도이다.
본 발명은 디지탈 신호 처리장치에 관한 것으로, 특히 다중 가산기들을 가진 디지탈 신호 처리장치의 데이타 전송회로에 관한 것이다.
산술 논리 연산장치란 산술의 4칙 연산, 즉, 두수의 덧셈, 뺄셈, 및 단일 수치에 대한 부호 반전, 및 절대값을 취하는 등의 연산을 수행하는 것을 말한다. 디지탈 신호 처리장치에 있어서는 이 산술 논리 연산장치와 가산기와의 데이타의 전송은 필수적이라 할 수 있다. 그런데, 종래의 디지탈 신호 처리장치는 1개의 산술 논리 연산장치와 1개 또는 2개의 가산기의 구성은 필수적이다. 그런데, 처리해야 하는 데이타 비트수가 늘어나면서 하나의 가산기만을 사용하여 데이타를 처리하는 것이 어렵게 되었다.
제1도는 종래의 디지탈 신호 처리장치의 산술 논리 연산장치와 가산기의 데이타 전송회로의 회로도이다.
제1도에 있어서, 데이타 전송회로는 산술 논리 연산장치(10), 가산기(20), 상기 산술 논리 연산장치(10)와 상기 가산기(20) 사이의 데이타 전송을 위한 버스(30), 버스(40)과 버스(50)과의 연결을 제어하기 위한 스위치(60), 버스(50)과 버스(70)과의 연결을 제어하기 위한 스위치(80), 버스(50)과 버스(90)과의 연결을 제어하기 위한 스위치(100), 버스(90)과 버스(110)의 연결을 제어하기 위한 스위치(120)으로 구성되어 있다. 상기 구성에서 스위치들은 CMOS 전송게이트로 구성되어 있다.
종래의 디지탈 신호 처리장치에서 산술 논리 연산장치(10)의 출력인 가산기(20)는 거의가 1개 또는 2개로 제한되어 있다. 이와 같은 경우에 가산기(20)는 산술 논리 연산장치(10)의 하나의 입력과 외부의 데이타 버스로 가는 두개의 경로를 가지게 된다. 종래의 디지탈 신호 처리장치는 데이타가 한정적으로 처리되었으므로 1개 또는 2개의 가산기만 있으면 연산이 가능했다. 그러나, 처리해야 하는 데이타 수가 늘어남에 따라 종래와 같이 1개 또는 2개의 가산기만으로는 처리가 어렵고 또한, 데이타의 이동 등으로 인한 오버헤드(overhead)로 속도가 느려지게 된다는 단점이 있었다.
본 발명의 목적은 산술 논리 연산장치와 다중 가산기들 사이의 데이타를 전송할 수 있는 데이타 전송회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 산술 논리 연산장치와 다중가산기들 사이의 데이타 전송회로는 두수를 입력하여 산술 논리연산을 수행하기 위한 산술 논리 연산수단, 상기 산술 논리 연산수단을 통하여 입력되는 데이타를 가산하기 위한 가산수단, 상기 산술 논리 연산수단과 상기 가산수단 사이의 데이타의 전송을 위한 제1버스, 상기 제1버스와 각각 연결되고 상기 제1버스로부터의 데이타의 전송을 제어하기 위한 제1스위치 수단들, 상기 제1스위치 수단들을 통하여 입력되는 신호를 각각 입력하여 가산하기 위한 복수개의 가산수단들, 상기 복수개의 가산수단들의 출력신호를 상기 산술 논리 연산수단의 하나의 입력단자로 인가하기 위한 제2버스, 상기 복수개의 가산수단들의 출력신호를 상기 산술 논리 연산수단의 다른 하나의 입력단자로 인가하기 위한 제3버스, 상기 제2버스로부터 상기 산술 논리 연산수단의 하나의 입력단자로의 데이타의 전송을 제어하기 위한 제2스위치 수단, 상기 제3버스로부터 상기 산술 논리 연산수단으로의 다른 하나의 입력단자로의 데이타의 전송을 제어하기 위한 제3스위치 수단을 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로를 설명하면 다음과 같다.
제2도는 본 발명의 산술 논리 연산장치와 다중 가산기들의 데이타 전송회로의 회로도이다.
제2도에 있어서, 데이타 전송회로는 산술 논리 연산장치(200), 가산기들(201, 202, 203, …, 208), 버스들(210, 220, 230, 240, 250, 260, 270, 280, 290, 300, 310, 320), 제어 스위치들(331-338, 341-348, 351-358, 360, 370, 380, 390, 400, 410)로 구성되어 있다. 상기 구성에서 스위치들은 CMOS 전송 게이트로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
먼저, 가산기(201)와 데이타 버스(300)를 통하여 입력되는 데이타의 가산동작을 수행할 때, 스위치(341), 스위치(370)이 온되어 가산기(201)은 스위치(341), 버스(230, 250), 스위치(370), 버스들(260, 280)을 통하여 산술 논리 연산장치(200)의 하나의 입력단자로 입력되고 데이타 버스(300)을 통하여 입력되는 데이타는 스위치(390, 400, 410)이 온되고, 버스(310, 290)을 통하여 산술 논리 연산장치(200)의 다른 하나의 입력단자로 입력되어 산술 논리 연산장치(200)에 의해 가산이 수행한다.
다음으로, 가산기들 사이의 동작을 설명하면 다음과 같다.
만일 가산기(201)과 가산기(202)의 가산동작이 수행된다고 하면, 스위치들(341, 352, 360, 370)이 온되어 가산기(201)의 출력은 버스(230, 250), 스위치(370), 버스(260, 280)을 통하여 산술 논리 연산장치(200)의 하나의 입력단자로 입력되고 가산기(202)의 출력신호는 버스(240), 스위치(360, 400, 410), 및 버스(290)을 통하여 산술 논리 연산장치(200)의 다른 하나의 입력단자로 입력되어 산술 논리 연산장치(200)에 의해 가산이 수행된다.
이와 같이 하여 가산기들 사이의 연산이 가능하다.
가산기(201)로의 데이타의 이동 동작을 설명하면, 스위치(390, 331)이 온되고, 버스(300, 310, 290), 산술 논리 연산장치(200), 버스(210), 스위치(331)을 통하여 가산기(201)에 데이타가 입력된다.
따라서, 본 발명의 산술 논리 연산장치와 다중 가산기들 사이의 데이타의 전송은 가산기들 사이의 스위치를 사용하고 이 스위치를 제어함에 의해서 가능하다.

Claims (4)

  1. 두 수를 입력하여 산술 논리 연산을 수행하기 위한 산술 논리 연산수단; 상기 산술 논리 연산수단을 통하여 입력되는 데이타를 가산하기 위한 가산수단; 상기 산술 논리 연산수단과 상기 가산수단 사이의 데이타의 전송을 위한 제1버스; 상기 제1버스와 각각 연결되고 상기 제1버스로부터의 데이타의 전송을 제어하기 위한 제1스위치 수단들; 상기 제1스위치 수단들을 통하여 입력되는 신호를 각각 입력하여 가산하기 위한 복수개의 가산수단들; 상기 복수개의 가산수단들의 출력신호를 상기 산술 논리 연산수단의 하나의 입력단자로 인가하기 위한 제2버스; 상기 복수개의 가산수단들의 출력신호를 상기 산술 논리 연산수단의 다른 하나의 입력단자로 인가하기 위한 제3버스; 상기 제2버스로부터 상기 산술 논리 연산수단의 하나의 입력단자로의 데이타의 전송을 제어하기 위한 제2스위치 수단; 상기 제3버스로부터 상기 산술 논리 연산 수단으로의 다른 하나의 입력단자로의 데이타의 전송을 제어하기 위한 제3스위치 수단을 구비한 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
  2. 제1항에 있어서, 상기 제1스위칭 수단은 CMOS 전송 게이트로 구성된 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
  3. 제1항에 있어서, 상기 제2스위칭 수단은 CMOS 전송 게이트로 구성된 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
  4. 제1항에 있어서, 상기 제3스위칭 수단은 CMOS 전송 게이트로 구성된 것을 특징으로 하는 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로.
KR1019940010095A 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로 KR970002394B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940010095A KR970002394B1 (ko) 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로
SG1995000405A SG33361A1 (en) 1994-05-09 1995-05-05 Digital operation unit
US08/435,315 US5636154A (en) 1994-05-09 1995-05-05 Digital operation unit
JP7109379A JPH07311680A (ja) 1994-05-09 1995-05-08 ディジタル演算装置
EP95303114A EP0682308A1 (en) 1994-05-09 1995-05-09 Digital operation unit
CN95105476A CN1093285C (zh) 1994-05-09 1995-05-09 数字运算单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010095A KR970002394B1 (ko) 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로

Publications (2)

Publication Number Publication Date
KR950033812A KR950033812A (ko) 1995-12-26
KR970002394B1 true KR970002394B1 (ko) 1997-03-05

Family

ID=19382713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010095A KR970002394B1 (ko) 1994-05-09 1994-05-09 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로

Country Status (5)

Country Link
US (1) US5636154A (ko)
EP (1) EP0682308A1 (ko)
JP (1) JPH07311680A (ko)
KR (1) KR970002394B1 (ko)
CN (1) CN1093285C (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967397B2 (en) * 2022-03-31 2024-04-23 Texas Instruments Incorporated Communication system with mixed threshold voltage transistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760544A (en) * 1986-06-20 1988-07-26 Plessey Overseas Limited Arithmetic logic and shift device
KR920006283B1 (ko) * 1988-02-19 1992-08-03 미쯔비시덴끼 가부시끼가이샤 디지탈신호 처리방식
US4996661A (en) * 1988-10-05 1991-02-26 United Technologies Corporation Single chip complex floating point numeric processor
JPH03260866A (ja) * 1990-03-12 1991-11-20 Ricoh Co Ltd 統計演算装置
JP3228927B2 (ja) * 1990-09-20 2001-11-12 沖電気工業株式会社 プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法
JPH04177462A (ja) * 1990-11-08 1992-06-24 Koufu Nippon Denki Kk ベクトル総和演算装置

Also Published As

Publication number Publication date
JPH07311680A (ja) 1995-11-28
US5636154A (en) 1997-06-03
EP0682308A1 (en) 1995-11-15
CN1118089A (zh) 1996-03-06
KR950033812A (ko) 1995-12-26
CN1093285C (zh) 2002-10-23

Similar Documents

Publication Publication Date Title
US4785421A (en) Normalizing circuit
US4707800A (en) Adder/substractor for variable length numbers
KR940008612B1 (ko) 2진수의 보수 발생 장치
US3728532A (en) Carry skip-ahead network
US4761760A (en) Digital adder-subtracter with tentative result correction circuit
KR930000207B1 (ko) 논리 전가산기 회로
US4503511A (en) Computing system with multifunctional arithmetic logic unit in single integrated circuit
US3816734A (en) Apparatus and method for 2{40 s complement subtraction
US4292548A (en) Dynamically programmable logic circuits
KR970002394B1 (ko) 산술 논리 연산장치와 다중 가산기들 사이의 데이타 전송회로
KR950012306B1 (ko) 디지탈 정보전달 버스구조 및 디지탈 정보전달방법
US5471156A (en) Device and method for binary-multilevel operation
US7313586B2 (en) Adder-subtracter circuit
US4677584A (en) Data processing system with an arithmetic logic unit having improved carry look ahead
US5216424A (en) Binary data converter
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
JPH0412849B2 (ko)
KR100248821B1 (ko) 연산논리 장치의 전가산기
SU1451690A1 (ru) Устройство дл сложени и вычитани чисел по модулю @
US3769499A (en) Threshold logic three-input adder
KR100242985B1 (ko) 덧셈 회로
US3372380A (en) Data handling apparatus
SU1499351A1 (ru) Устройство дл контрол арифметических операций по модулю
JPH06348459A (ja) 論理演算回路
SU1481743A1 (ru) Устройство дл сложени и вычитани чисел с плавающей точкой

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee