KR970001387B1 - 발진 회로와 그 회로를 이용한 픽쳐-인-픽쳐 시스템 - Google Patents
발진 회로와 그 회로를 이용한 픽쳐-인-픽쳐 시스템 Download PDFInfo
- Publication number
- KR970001387B1 KR970001387B1 KR1019930016653A KR930016653A KR970001387B1 KR 970001387 B1 KR970001387 B1 KR 970001387B1 KR 1019930016653 A KR1019930016653 A KR 1019930016653A KR 930016653 A KR930016653 A KR 930016653A KR 970001387 B1 KR970001387 B1 KR 970001387B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- clock
- oscillation circuit
- frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 한 실시예에 의한 PIP시스템의 블록도.
제2도는 본 발명의 한 실시예로서 제1도에 도시된 모화면용 발진 회로를 도시하는 블록도(같은 도면 a)와 그것의 일부를 도시하는 회로도(같은 도면 b).
제3도는 분주비 데이타가 변환하지 않을 때의 제2도의 동작을 도시하는 타이밍도.
제4도는 분주비 데이타를 제1의 값으로부터 제2의 값으로 변화했을 때의 제2도의 동작을 도시하는 타이밍도.
제5도는 분주비 데이타를 제2의 값으로부터 제1의 값으로 변화했을 때의 제2도의 동작을 도시하는 타이밍도.
제6도는 PIP 기능을 갖눈 텔레비젼 셋트를 도시하는 블록도.
제7도는 NTSC 방식의 모화면 영상에 영상 방식이 동일 및 다른 자화면 영상을 표시한 때의 상태를 도시하는 도면.
제8도는 PAL 방식의 모화면 영상에 영상 방식이 동일 및 다른 자화면 영상을 표시하였을 때의 상태를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
100 : 자화면 영상 압축 회로 120 : 자화면 발진 회로
130 : 모자화면 발진 회로 140 : 시스템 콘트롤러
605 : PIP 콘트롤 회로
[산업상의 이용분야]
본 발명은 발진 회로에 관하며, 특히 동일한 표시 화면상에 제1의 영상(이하, 모화면 영상이라 함)과 제2의 영상(이하, 자화면 영상이라 함)을 표시하는 픽쳐-인-픽쳐(PIP)시스템에 가장 적합한 발진 회로에 관한다.
[종래의 기술]
PIP 시스템은 하나의 표시 화면 위에 모화면 영상과 자화면 영상 양편을 즐길 수 있는 것이고, PIP 기능이 부착된 텔레비젼 셋트로서 실용화되고 있다. 자화면 영상은 모화면 영상의 일부에 그 부분을 모화면 영상으로 바꾸어서 표시되는 것이므로, 원래의 자화면 영상을 압축할 필요가 있다. 그 압축비는 셋트 메이커 등에서 결정하고 있으나, 1/3이 가장 잘 선택된다.
자화면 영상을 1/3로 압축한다는 것은, 동 영상이 NTSC 방식인 경우, 동 방식은 1피일드(1화면)당 262.5개의 주사선이므로, 262.5개의 주사선 정보로부터 약 87개의 주사선 정보를 추출하게 된다. 또한, 압축된 자화면 영상은 표시화면중의 미리 정해진 위치에 표시된다. 그런 까닭에, 자화면 영상은 87개의 주사선 정보를 갖는 압축 영상에 대응하는 샘플링 주기의 클록에 동기해서 샘플링된다. 샘플링된 영상 정보는 디지탈 데이타로 변환되어서 일단 메모리에 저장된다. 그래서, 표시 화면중의 표시해야할 위치까지 표시 장치(CRT)의 조작이 진행된 시점에서, 메모리로 부터 판독되고, 상기 샘플링 주기와 같은 주기의 클록에 동기해서 D/A변환되어서 영상 정보로 변환되고, 표시 장치에 공급된다.
자화면 영상으로서 방송국으로부터의 영상이 선택될 때는, 그 영상 방식은 모화면 영상과 동일하게 된다. 즉, 일본이나 미국에서 사용되는 텔레비젼 셋트에서는, 모 및 자화면 영상은 양편 모두 NTSC 방식이고, 유럽에서 사용되는 셋트에서는 양편 모두 PAL 방식이다.
[발명이 해결할려고 하는 과제]
자화면 영상으로서는 VTR로부터의 영상 신호, 즉 비디오 테이프에 녹화된 영상인 경우도 있다. 이 경우의 영상은, 따라서, NTSC 방식이거나 PAL 방식이다.
PAL 방식은 1피일드단의 주사선수는 312.5개이다. 따라서, PAL 방식의 영상을 1/3로 압축한 영상은 약 104개의 주사선 정보를 갖는다.
그러나. PIP 시스템은 텔레비젼 셋트에 내장되고, 또한 동 셋트는 일본이나 미국과 같은 NTSC 방식 또는 유럽과 같은 PAL 방식으로서 한 방식으로 그 내부 구성이 결정된다. 즉, 자화면 영상의 압축을 위한 샘플링 주기는 셋트의 결정된 방식에 따라서 한 방식으로 결정되어 있다. 이로 인하여, NTSC 방식의 텔레비션 셋트로 PAL 방식의 자화면 영상을 표시하면, 자화면 영상이 세로방향으로 수축된 것처럼 새겨져 나온다. 이같은 모양을 도면을 사용해서 다시 상술한다.
제7도는 NTSC 방식의 텔레비젼 셋트에 PIP 시스템을 설치한 경우이고, 따라서, 표시화면(800)에는 모화면 영상(800)이 NTSC 방식으로 표시되어 있다. 자화상 영상(802)은 표시 화면(800)의 소정 위치에 새겨져 나오나, 동영상(802)이 NTSC 방식이면 87개의 주사선 정보를 갖도록 압축되는 것이므로, 예를 들면 자화면 영상(802)으로서 원을 예시하면 제7a도와 같이, 원이 표시된다. 그러나, 자화면 영상이 PAL 방식의 것이면, 그 1/3로 압축된 영상은 104개의 주사선 정보를 가져야만 하는데 반해, 실제로는 87개의 주사선 정보밖에 갖지 못한다. 그 결과, 제7b도에 도시하는 바와 같이, PAL 방식의 자화면 영상(803)에서는 1원이 표시되지 않고, 세로방향으로 축소된 타원이 표시된다.
한편, PAL 방식의 PIP 기능이 부착된 텔레비젼 셋트에서는, PAL 방식의 자화면 영상에 대해서는 제8(a)도에 (812)로서 표시하는 바와 같이 원이 그대로 표시된다. 그러나, NTSC 방식의 자화면 영상이 입력되면, 그것의 1/3의 압축 영상은 87개의 주사선 정보인데 반해 실제로는 104개의 주사선 정보가 얻어지게 된다. 그 결과, 제8b도에 도시하는 바와 같이, 압축된 자화면 영상(813)에서는, 원래의 영상이 원인데 대해, 실제로는 원이 세로방향으로 연장된 타원으로서 표시된다.
이와 같이 자화면 영상의 표시 방식이 모화면 영상의 그것과 다르면, 압축된 자화면 영상이 구부러져서 표시된다.
따라서, 본 발명의 주된 목적은, 실제로 표시되는 자화면 영상의 구부러짐을 해소한 또는 충분히 적게한 PIP 시스템을 제공하는 것이고, 또한 그와 같은 시스템에 사용되어서 가장 적합한 클록을 발생하는 발진 회로를 제공하는데 있다.
[과제를 해결하기 위한 수단]
구부러짐을 실질적으로 해소하여 자화면 영상을 표시하기 위해서는, 자화면 영상의 압축, A/D 변환할 때의 샘플링 레이트 혹은 압축되고 디지탈화된 자화면 영상 정보를 아날로그 정보로 변환할 때의 샘플링 레이트를 제어함으로써 달성된다. 예를 들면 NTSC 방식으로 설정된 텔레비젼 셋트로 PAL 방식의 자화면 영상을 표시할 때는, 상기 셈플링 레이트가 높아지도록 클록의 주파수를 변경한다. 이에 따라, 화면 위에 표시되는 자화면 영상은 수평 방향으로 약간 축소하게 되어, 전체로서는 원래의 자화면 영상의 구부러짐이 거의 나타내지 않게 표시된다.
따라서, 본 발명에 의하면, 제어 신호에 응답해서 그 발진 주파수가 변화하는 제어 발진기와, 이 발진기로 부터의 발진 신호를 프로그램할 수 있는 분주비에 의거해 분주해서 수평 동기 신호의 주파수를 갖는 분주신호를 발생하는 프로그래머블 분주회로와, 이 분주회로로부터의 분자 신호 및 수평 동기 신호를 받아 양자의 위상차에 의거해 상기 제어 신호를 제어하는 콘트롤 회로를 구비하는 발진 회로가 제공된다.
이와 같이 하여, 프로그래머블 분주회로에 설정하는 분주비를 모화면 영상 방식에 대한 자화면 영상 방식에 따라 변경함으로써 압축된 자화면 영상을 구부러짐없이 표시하는데 필요한 주파수를 가진 클록을 얻을 수 있다.
[실시예]
다음에 본 발명의 실시예에 대해 도면을 사용해서 상술하나, 그 전에 본 발명의 이해를 보다 용이하게 하기 위해, PIP 기능을 갖는 텔레비젼 셋트에 대해 제6도를 사용해서 설명을 한다.
모화면 영상 신호원(604)은 텔레비젼 셋트에 있어서 튜너 및 영상 신호 처리를 대표하고, 취도 신호 Y 및 2개의 색차 신호 R-Y, B-Y로 형성되는 모화면 영상 신호(612)를 형성하여 스위치 회로(603)에 공급한다. 자화면 영상 신호원(606)은 다른 방송국이나 VTR로부터의 영상에 의거해 휘도신호 Y 및 2개의 색차 신호 R-Y, B-Y로 형성되는 자화면 영상 신호(614)를 생성하고 PIP 콘트롤 회로(605)에 공급한다.
또한, 자화면 영상이 NTSC 방식인가 PAL 방식인가를 표시하는 NTSC/PAL 신호(608)를 콘트롤 회로(605)에 공급한다. 콘트롤 회로(605)는, 모화면 신호원(604)으로부터의 수평 동기 신호 Hs, 수직 동기 신호 Vs, 나아가서는 NTSC/PAL 신호(608)에 응답해서 자화면 영상을 압축하여 휘도 신호 Y' 및 2개의 색차 신호 (R-Y)', (B-Y)'로 형성되는 압축 자화면 영상 신호(613)를 스위치 회로(603)에 공급한다. 콘트롤 회로(605)는 다시 자화면 영상의 표시 위치에 응답해서 스위치 제어 신호(609)를 발생하여 스위치 회로(603)에 공급한다.
스위치 회로(603)는, 제어신호(609)가 인액티브 레벨인 때는, 모화면 영상 신호(612)를 선택하여 출력하고, 한편 제어신호(609)가 액티브 레벨인 때는 압축 자화면 영상 신호(613)를 선택하려 출력한다. 스위치 회로(603)로부터 출력된 영상 신호(611)는 매트릭스 회로(602)에 공급되고, R, G 및 B의 원색 신호(610)가 생성되어 표시 장치(CRT)(601)에 공급된다. CRT(601)에는 수평 및 수직 동기 신호 Hs, Vs도 공급되고 이와 같이 하여 하나의 화면에 모화면 및 자화면의 쌍방의 영상이 표시된다.
제1도를 참조하면 PIP 콘트롤 회로(605)는 자화면 영상 압축 회로(100), 시스템 콘트롤러(140), 자화면용 발진 회로(120) 및 모화면용 발진 회로(130)를 가지고 있다. 본 실시예에 있어서는 모화면용 발진 회로(130), 즉, 압축된 자화면 영상 신호(613) 생성용 클록 신호(131)를 발생하는 발진 회로에 본 발명의 연구를 실시하고 있다. 따라서, 자화면용 발진 회로(120), 즉, 원래의 자화면 영상 신호를 압축하기 위한 클록을 발생하는 발진 회로의 발진 주파수는 일정하게 되어 있다. 본 실시예에서는, NTSC용의 텔레비젼 셋트이기 때문에 발진 회로(120)로부터의 클록(121)의 주파수는 18MHz이고 일정하다.
시스템 콘트롤러(140)는, 수평 및 수직 동기 신호 Hs, Vs에 의해 스위치 회로(603)(제6도)에 스위치 제어 신호(135)를 발생하며, 또한 NTSC/PAL 신호(608)의 레벨에 의해서, 모화면용 발진 회로(130)로의 발진 주파수 제어 데이타(134)를 생성하여 모화면용 발진 회로(130)에 공급한다. 본 실시예에서는 자화면 영상이 NTSC 방식인 때는 신호(608)는 하이 레벨로 되고, PAL 방식인 때는 로우 레벨로 된다. 더욱 또, 시스템 콘트롤러(140)는 압축 회로(100)로의 압축 커맨드 정보(128)를 발생한다.
압축 회로(100)는, 자화면 영상 신호(614)를 받는 멀티플렉서(102)를 갖는다. 멀티플렉서(102)는 PIP 타이밍 발진 회로(120)로부터의 클록에 의거해 제너레이터(111)로부터 발생되는 타이밍 신호(1111)(따라서, 그 주파수는 18MHz)에 응답해서, 휘도 신호 Y 및 색차 신호 R-Y, B-Y를 차례로 샘플링하여 출력한다.
멀티플렉서(102)의 출력은 A/D 변환기(103)에 의해 디지탈 데이타로 변환되고, 다시 버퍼 메모리(104)에 일단 저장된다. 타이밍 제너레이터(111)로부터의 A/D 변환 타이밍 신호(1112) 및 리이드/라이트 신호(1113)도 18MHz이다.
버퍼 메모리(104)에 자화면 영상의 1라인몫의 데이타가 저장되면, 동 데이타는 듀얼 포트 메모리(101)에 전송되어 기입된다. 이를 위해, PIP 타이밍 제너레이터(111)는, 기입 어드레스, 기입 신호를 포함하고 메모리 제어 데이타(1114)를 메모리(101)에 공급한다. 이와 같이 하여, 자화면 영상은 1/3로 압축되고, 압축된 영상 정보에 대응하는 디지탈 데이타가 듀얼 포트 메모리(101)에 기억된다.
한편, PIP 콘트롤 회로(605)에 의한 자화면 영상의 압축 처리 기간에, 모화면 영상 신호(612)는 스위치 회로(603), 매트릭스 회로(602)를 거쳐서 CRT(601)에 공급되어 표시된다. 그래서, CRT(601)에서의 라스터 조작이 자화면 표시 장치에 달하면 시스템 콘트롤러(140)는 그 상태를 수평 및 수직 동기 신호 Hs, Vs에 의해 판단할 수 있으므로 PIP 타이밍 제너레이터(111)에 대해 압축된 자화면 정보의 출력 커맨드를 제어 데이타(128)로서 출력한다. 이것에 응답해서 PIP 타이밍 제너레이터(111)는 메모리 제어 데이타(1114)를 사용해서 메모리(101)에 대한 데이타 판독 동작을 실행한다. 제어 데이타(1114)는 판독 어드레스를 갖추고 있다. 듀얼 포트 메모리(101)로서 주지하는대로, 메모리(1010)는 라인 버퍼를 갖추고 있고, 판독 어드레스에서 선택된 행의 데이타는 일단 라인 버퍼에 저장된다. 라인 버퍼에 저장된 데이타는 제어 데이타(1114)에 포함된 판독 클록 신호에 동기해서 소정의 비트수씩 출력되고, 버퍼 메모리(105)에 리이드/라이트 신호(1115)의 제어하에 기입된다. 이와 같은 판독 클록은 모화면용 발진 회로(130)로부터의 클록 신호(131)에 의해 생성된다.
자화면 영상이 NTSC 방식인 때는 NTSC/PAL 신호(608)는 하이 레벨로 되고 시스템 콘트롤러(140)는 발진 회로(130)가 18MHz의 클록 신호(131)를 발생하도록 제어 제이타(134)를 출력한다. 따라서, 메모리(101)로부터의 데이타의 판독 주파수도 18MHz로 된다.
버퍼 메모리(105)에 1라인몫의 데이타가 기입되면, 리이드/라이트 신호(1115)에 의해 차례로 판독되어 디멀티플렉서에 공급된다. 선택 타이밍 신호(1116)에 의거해 디멀티플렉서는 휘도 신호 Y, 색차 신호 R-Y, B-Y를 각각 표시하는 데이타를 D/A 변환기(107,108,109)에 각각 전송한다. D/A 변환기(107,108,109)는 변환 타이밍 신호(18MHz)(1117)에 의거해서 공급된 디지탈 데이타를 각각 아날로그 신호로 변환시킨다. 이와 같이 하여, 압축된 자화면 영상 신호(Y,(R-Y)',(B-Y)')(613)가 생성되어 스위치 회로(603)(제6도)에 공급된다.
스위치 회로(603)는 시스템 콘트롤러(140)로부터의 스위치 신호가 액티브 레벨로 되면 자화면 영상 신호(613)를 선택하여 출력한다. 이 결과, CRT의 표시 화면의 소정 위치에 자화면 영상이 표시된다.
본 발명에서는 모화면 및 자화면의 양편 모두 NTSC 방식의 영상이므로 CRT(601)에는 제7a도의 표시로 된다.
한편, 자화면 영상으로서 PAL 방식의 것이 공급되면, NTSC/PAL 신호(608)는 로우 레벨로 된다. 따라서, 시스템 콘트롤러(140)는 모화면용 발진 회로(130)로부터의 클록 신호(131)의 주파수가 높아지도록 발진 주파수 제어 데이타(134)를 변경한다. 따라서, 클록 신호(131)의 주파수는 높아지고 이에 따라서 듀얼 포트 메모리(101)로부터의 데이타의 판독 레이트는 빨라져 각 타이밍 신호(1115,1116 및 1117)의 레이트도 빨라진다. 본 실시예에서는, 클록 신호(131)등의 주파수는 21.4MHz로 변경된다. 이 결과, CRT(601)에 있어서 자화면 영상의 수평 동기 주파수가 높아져, 제7c도에 도시하는 바와 같이 화면(800)위의 자화면 영상(804)이 수직방향을 축소되고, 전체적으로 원래의 자화면 영상으로서의 원은 실질적인 원으로서 표시된다.
텔레비젼 셋트가 유럽형으로서 설졍된 경우는, 자화면용 발진 회로(120)의 클록 신호(121)의 주파수는 24.1MHz로 된다. 이와 같은 셋트에서 PAL 방식의 자화면 영상을 받으면 시스템 콘트롤러(140)는 모화면용 발진 회로(130)와 그 클록 신호(131)의 주파수가 24.1MHz로 되도록 제어한다. 따라서, CRT(601) 위의 표시는 제8a도와 같이 된다. 한편, NTSC 방식의 자화면 영상이 공급될 때는, 클록 신호(131)의 주파수가 18MHz로 되도록 모화면용 발진 회로(130)가 제어된다. 이에 따라 CRT(601)위에서 수평 주기 주파수가 작아져 제8c도에 도시하는 바와 같이 자화면 영상(814)은 수평 방향으로 신장되어 전체로서는 원래의 자화면 영상(8)원은 실질적인 원으로서 표시된다.
상술한 바와 같은 것 대신에 클록 신호(121)의 주파수가 18MHz로 보존된 채로도 좋다. 이 경우는, NTSC 방식의 자화면 영상의 공급에 응답해서 클록 신호(131)의 주파수가 18MHz로부터 15.1MHz로 작아지게 된다. 이 방식에서도, 제8도와 같은 효과가 얻어진다.
상술하는 설명에서는, 모화면용 발신 회로(130)의 클록 신호(131)의 주파수를 자화면 영상의 방식에 따라서 변경하였으나 동 클록 신호(131)의 주파수는 일정하게 하고 자화면용 발진 회로(120)로부터의 클록 신호(121)의 주파수를 변경하여도 좋다.
제2a도를 참조하면 모화면용 발진 회로(130)는 그 발진 주파수를 변경가능하게 제어하기 위해 PLL 방식을 사용하고 있다. 즉, 전압 제어 발진기(VCO)(201)의 발진 신호는 클록 신호(131)로서 이용됨과 동시에 프로그래머블 분주 회로(202)에 공급되어 분주된다. 이 분주 회로(202)에는 발진 제어 데이타(134)로서의 분주비가 시스템 콘트롤러(140)(제1도)로 부터 공급된다. 분주 회로(202)로부터의 분주 신호(2021)는 충전 펌프 회로(203)에 공급된다. 충전 펌프 회로(203)에는 다시 수평 동기 신호 Hs가 공급되고, 충전 펌프 회로(203)는 신호 Hs가 수평 귀선 기간을 표시할 때만 활성화 되어 로우패스 필터(LPF)(204)의 충반전을 제어한다. LPF(204)의 출력은 VCO(201)에 공급되어 그 발진 주파수를 제어한다. 즉, 수평 동기 신호 Hs를 기준 위상 신호로서 동신호에 대한 분주 신호(2021)의 위상차에 따라 VCO(201)의 발진 주파수가 제어된다.
제2b도를 참조하면, 충전 펌프 회로(203)는 Vcc-GND 간에 직렬 접속된 2개의 P 채널 MOS 트랜지스터(205,206) 및 2개의 N 채널 MOS 트랜지스터(207,208)를 갖는다. 트랜지스터(206,207)의 게이트는 공통 접속되고 거기에 분주 신호(2021)가 공급된다. 수평 동기 신호 Hs는 트랜지스터(205)의 게이트에 공급되고, 또한 인버터(209)를 거쳐서 트랜지스터(208)의 게이트에 공급된다. 트랜지스터(206,207)의 공통 드레인은 회로(203)의 출력으로서 추출되어 저항(210) 및 콘덴서(211)로 이루러진 LPF(204)에 공급된다. 즉, 충전 펌프 회로(203)는 클록된 인버터로 구성되어 있다.
프로그래머블 분주 회로(202)는 분주비 데이타(134)에 의거해 VCO(201)의 발진 클록 신호(131)를 분주하고 있지만 그 분주 신호(2021)는 수평 동기 신호 Hs의 주파수와 일치한다. 따라서, 시스템 콘트롤러(140)가 NTSC 방식의 자화면 영상에 대응하도록 18MHz의 클록 신호(131)를 얻으려면 필요한 분주비 데이타(1144)를 분주 회로(202)에 설정하고, 이에 의해 VCO(201)이 18MHz로 발진하고 있을 때에는, 제3도의 타이밍 챠트가 얻어진다. 즉, 분주신호(2021)는 그것의 반전 엣지가 수평 동기 신호 Hs의 수평 귀선 기간을 나타내는 로우 레벨 기간의 센터에 나타나도록 위상 주기 루프가 작용한다. 따라서, 수평 동기 신호 Hs의 로우 레벨 기간에 있어서 충전 펌프 회로(203)로부터의 LPF(204)에 대한 충전 및 방전 전류는 동일하고 신호 Hs의 하이 레벨 기간동안 회로(203)의 출력은 하이 임피던스로 된다. 이 결과, LPF(204)로 부터의 전압 레벨은 일정하게 유지되고, VCO(201)은 18MHz로 발진을 유지한다.
PAL 방식의 자화면 영상이 입력되었을 때는, 제4도와 같이, 콘트롤러(140)는 1152의 분주비 데이타(134)를 프로그래머블 분주 회로(202)에 부여한다. 분주 회로(202)는 그 주기 신호(2021)의 하이 레벨로부터 로우 레벨의 반전에 응답해서 새로운 분주비(1152)를 내장시켜, VCO(201)의 클록 신호(131)를 동분주비로 분주하기 시작한다. 분주비가 커졌기 때문에, 다음의 수평 동기 기간에 나타나는 분주 신호(2021)의 반전 엣지는, 수평 동기 신호 Hs의 로우 레벨 기간의 센터로부터 좌측으로 어긋나서 나타난다. 그 결과, 충전 펌프 회로(202)의 출력은, LPF(204)의 방전 기간 보다도 충전 기간이 길어져, LPF(204)의 출력의 전압 레벨은 높아진다. 이에 따라, VCO(201)의 발진 주파수는 높아진다. 클록 신호(131)의 주파수가 21.4MHz로 되면, 제3도의 위상 동기 상태로 된다.
한편, PAL 방식의 텔레비젼 셋트로서 분주 회로(109)의 발진 주파수가 24.1MHz에 고정되어 있을 때, NTSC 방식의 자화면 영상이 공급되면, 시스템 콘트롤러(140)는 제5도에 도시하는 바와 같이, 프로그래머블 분주 회로(202)의 분주비를 1152에서 1144로 변경한다. 그 결과, 이번에는 LPF(204)의 방전 기간이 충전 기간 보다도 길어져, LPF(204)의 출력 전압 레벨은 저하한다. 이에 따라 VCO(201)의 발전 주파수는 18MHz로 저하한다.
PAL 방식의 셋트로서 프로그래머블 분주회로(202)의 발진 주파수가 18MHz인 경우는, 분주비 NTSC 방식의 자화면 영상의 입력에 의해 1144에서 960으로 변경된다. 이에 따라, 제6도와 같은 상태로 되고, VCO(201)의 발진 주파수는 18MHz에서 15.1MHz에 변경된다.
이상의 설명에 있어서는 모 및 자화면 영상으로서 NTSC 방식, PAL 방식으로 한정해서 설명하였으나, 다른 방식, 예를 들자면 컴퓨터 그래픽 처리에 의거한 영상을 표시하는 경우에도 꼭같이 적용이 된다. 또한, 상술하였으나, 발진 회로(120)의 발진 주파수를 변경하여, 모화면용 발진 회로(130)의 발진 주파수를 일정하게 하여도 좋다. 다시, 분주 신호(2021)를 수평 동기 신호 Hs의 주파수와 동일한 주파수로 할 필요는 없고 정수배로 하여도 좋다. 요는, 수평 동기 신호 Hs의 로우 레벨 기간에 분주 신호(2021)의 반전 엣지가 1회 나타나도록 하면 된다.
[발명의 효과]
이상과 같이 본 발명에 의하면 자화면 영상을 그 방식이 모화면 영상의 그것과 다른 경우라도 구부러짐을 실질적으로 해소한 자화면 영상을 표시하는 PIP 시스템 등 도 시스템에 가장 적합한 발진 회로가 제공된다.
Claims (4)
- 제공된 제어 신호에 의해 제어되는 주파수를 갖는 클럭 신호를 생성하는 발진 회로 ; 상기 발진 회로가 생성한 상기 클록 신호를 프로그래머블 분주비로 분주하여 분주 신호를 생성하는 프로그래머블 분주 회로 ; 수평 귀선 주기를 나타내는 레벨을 갖는 수평 동기 신호와 상기 분주 신호를 수신하며, 상기 수평 귀선 주기를 나타내는 수평 동기 신호의 상기 레벨동안 액티브되며, 액티브 주기동안 공급된 분주 신호의 논리 레벨에 응답해서 충전 및 방전 전류를 생성하는 충전 펌프 회로 ; 및 상기 충전 및 방전 전류에 응답해서 강기 제어 신호를 생성하는 수단을 포함하며, 상기 제어 신호 생성 수단은 로우 패스 필터를 포함하며, 또한 상기 충전 펌프 회로는, 제어 단자 입력 단자 및 출력 단자를 갖는 클록된 인버터로서, 상기 수평 동기 신호와 분주 신호가 상기 제어 단자와 출력 단자에 각각 공급회며 상기 출력 단자는 상기 로우 패스 필터에 접속되는, 상기 클록된 인버터를 포함하는 것을 특징으로 하는 발진 회로.
- 제1클로 신호에 응답해서 영상 신호 압축 정보를 대표하는 디지탈 데이터를 발생하는 수단 ; 상기 디지탈 데이터를 일시적으로 기억하는 메모리 ; 제2클록 신호에 응답해서 상기 메모리로부터의 디지탈 데이타를 판독하고 그것을 아날로그 신호로 변환시킴으로써 압축 영상 신호를 발생하는 수단 ; 제어 데이타를 생성하는 제어 수단 ; 상기 제1 및 제2클록 신호중 하나를 발생하는 제1발진 회로로서, 상기 제어 수단으로부터의 제어 데이타에 응답해서 상기 제어 테이타가 제1의 값일 때는 제1의 주파수를 가지도록, 또한 상기 제어 데이타가 제2의 값일 때는 제2의 주파수를 가지도록 상기 제1 및 제2클록 신호중 상기 하나를 제어하는 수단을 포함하며, 또한 상기 제1 및 제2클록 신호중 상기 하나를 제어하는 전압 제어 발진 회로를 포함하는 상기 제1발진 회로 ; 상기 제1 및 제2클록 신호중 하나를 발생하는 제2발진 회로 ; 분주 신호를 생성하기 위해 상기 제1 및 제2클록 신호중 상기 하나를 분주하는 분주 회로 ; 및 상기 분주 신호와 수평 동기 신호 사이의 위상타에 응답해서 상기 전압 제어 발진 회로의 발진 주파수를 변환시킴으로써 상기 제1및 상기 제2클록 신호중 상기 하나의 주파수를 제어하는 변환수단으로서 상기 분주 신호를 공급받는 입력 단자, 상기 수평 동기 신호를 공급받는 클록 단자, 출력 단자, 및 상기 출력 단자와 상기 전압 제어 발진 회로 사이에 접속된 로우 패스 필터를 갖는 클록된 인버터를 구비하는 상기 변환 수단을 포함하는 것을 특징으로 하는 픽쳐-인-픽쳐 시스템.
- 공급된 제어 신호에 의해 제어되는 주파수를 갖는 클록 신호를 생성하기 위해 발진하는 발진 회로 ; 상기 발진 회로에 의해 생성된 상기 클록 신호를 프로그래머블 분주비로 분주하여 분주 신호를 생성하는 프로그래머블 분주 회로 ; 상기 분주 신호와 수평 동기 신호를 수신하고 상기 수평 동기 신호가 수평 귀선 주기를 나타내는 레벨을 가질 때 상기 분주 신호의 논리 레벨에 응답해서 그 출력 노드에서 충전 및 방전 전류를 생성하며 ; 상기 출력 노드와 제1전원 단자 사이에 직렬 접속된 제1 및 제2 트랜지스터와 상기 출력 노드와 제2전원 단자 사이에 직렬 접속된 제3 및 제4 트랜지스터를 구비하며, 상기 제1 및 제4트랜지스터는 상기 수평 귀선 주기를 나타내는 상기 수평 동기 신호의 상기 레벨동안 도전 상태로 되며 상기 제2트랜지스터는 상기 분주 신호가 제1논리 레벨일 때 도전 상태로 되며 상기 제3트랜지스터는 상기 분주 신호가 제2논리 레벨일 때 도전 상태로 되는 충전 펌프 회로 ; 및 상기 충전 및 방전 전류에 응답해서 상기 제어 신호를 생성하는 수단을 포함하는 것을 특징으로 하는 발진 회로.
- 제3항에 있어서, 상기 제1 및 제2트랜지스터 각각은 제1채널형으로 되어 있으며, 상기 제3및 제4트랜지스터 각각은 제2채널형으로 되어 있으며, 상기 제1트랜지스터는 상기 수평 동기 신호를 그 게이트에서 수신하며, 상기 제4트랜지스터는 상기 수평 동기 신호와 반전 신호로 그 게이트에서 수신하며, 상기 제2및 제3트랜지스터는 상기 분주 신호를 공통으로 그 게이트에서 수신하는 것을 특징으로 하는 발진 회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-227525 | 1992-08-26 | ||
JP22752592 | 1992-08-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940005135A KR940005135A (ko) | 1994-03-16 |
KR970001387B1 true KR970001387B1 (ko) | 1997-02-05 |
Family
ID=16862274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930016653A KR970001387B1 (ko) | 1992-08-26 | 1993-08-26 | 발진 회로와 그 회로를 이용한 픽쳐-인-픽쳐 시스템 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5608463A (ko) |
EP (1) | EP0584824B1 (ko) |
KR (1) | KR970001387B1 (ko) |
DE (1) | DE69327078T2 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6014176A (en) * | 1995-06-21 | 2000-01-11 | Sony Corporation | Automatic phase control apparatus for phase locking the chroma burst of analog and digital video data using a numerically controlled oscillator |
KR100378788B1 (ko) * | 1995-10-27 | 2003-06-11 | 엘지전자 주식회사 | 다중-표준형2화면영상신호처리회로 |
US5963270A (en) * | 1996-12-05 | 1999-10-05 | Lg Electronics Inc. | Double window processing device for television system |
KR100382328B1 (ko) * | 1997-01-23 | 2003-12-18 | 산요 덴키 가부시키가이샤 | Pll회로및위상록검출회로 |
FI109166B (fi) | 2000-09-13 | 2002-05-31 | Nokia Corp | Menetelmä ja järjestely ruudulla näytettävien toimintojen synkronoimiseksi analogiavastaanoton aikana |
JP4062425B2 (ja) * | 2002-07-04 | 2008-03-19 | ソニー株式会社 | 情報処理装置および方法 |
CN107317580B (zh) * | 2017-07-03 | 2020-09-15 | 中国科学院上海高等研究院 | 一种高稳定性振荡器电路及其实现方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3821470A (en) * | 1973-05-21 | 1974-06-28 | Zenith Radio Corp | Phase correction for horizontal oscillator in cmos form |
JPS5547774A (en) * | 1978-09-29 | 1980-04-04 | Sony Corp | Phase synchronism circuit |
US4251833A (en) * | 1979-05-09 | 1981-02-17 | Rca Corporation | Television horizontal AFPC with phase detector driven at twice the horizontal frequency |
JPS5797234A (en) * | 1980-12-08 | 1982-06-16 | Sanyo Electric Co Ltd | Output setting circuit for charge pump |
JPS6248121A (ja) * | 1985-08-27 | 1987-03-02 | Furuno Electric Co Ltd | 周波数シンセサイザ− |
JPS6412691A (en) * | 1987-07-06 | 1989-01-17 | Mitsubishi Electric Corp | Video signal sampling circuit |
JPH035792A (ja) * | 1989-06-01 | 1991-01-11 | Seiko Instr Inc | 同期発振回路 |
JPH03284062A (ja) * | 1990-03-30 | 1991-12-13 | Nec Home Electron Ltd | ビデオ信号処理装置用pll回路 |
JP2673386B2 (ja) * | 1990-09-29 | 1997-11-05 | シャープ株式会社 | 映像表示装置 |
JPH05207326A (ja) * | 1992-01-28 | 1993-08-13 | Matsushita Electric Ind Co Ltd | 水平圧縮pll回路 |
JP2953170B2 (ja) * | 1992-01-29 | 1999-09-27 | 日本電気株式会社 | 映像表示装置 |
-
1993
- 1993-08-26 US US08/111,898 patent/US5608463A/en not_active Expired - Lifetime
- 1993-08-26 KR KR1019930016653A patent/KR970001387B1/ko not_active IP Right Cessation
- 1993-08-26 EP EP93113685A patent/EP0584824B1/en not_active Expired - Lifetime
- 1993-08-26 DE DE69327078T patent/DE69327078T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5608463A (en) | 1997-03-04 |
EP0584824B1 (en) | 1999-11-24 |
KR940005135A (ko) | 1994-03-16 |
DE69327078D1 (de) | 1999-12-30 |
DE69327078T2 (de) | 2000-08-24 |
EP0584824A3 (en) | 1994-09-14 |
EP0584824A2 (en) | 1994-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100195589B1 (ko) | 나란한 화상의 동기식 표시가 가능한 비디오 디스플레이 시스템 | |
US6384868B1 (en) | Multi-screen display apparatus and video switching processing apparatus | |
US4364090A (en) | Method for a compatible increase in resolution in television systems | |
US4238773A (en) | Television receiver for display of plural video images including a displayed boundary between the images | |
US6466272B1 (en) | Display apparatus | |
US4249213A (en) | Picture-in-picture television receiver | |
EP0551168B1 (en) | Display apparatus | |
US4816915A (en) | Two-picture television receiver | |
KR950014577B1 (ko) | 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치 | |
JPH1028256A (ja) | 映像信号変換装置とテレビジョン信号処理装置 | |
KR100191408B1 (ko) | 수직 리세트 발생 시스템 | |
KR970001387B1 (ko) | 발진 회로와 그 회로를 이용한 픽쳐-인-픽쳐 시스템 | |
US3990107A (en) | Circuit for automatically controlling horizontal scanning frequency | |
EP0464606A2 (en) | Synchronisation between image pick-up devices for combining their image signals | |
JPH06165068A (ja) | 発振回路およびこれを用いたピクチャ・イン・ピクチャ システム | |
JPH0292077A (ja) | 映像信号表示装置 | |
KR920002048B1 (ko) | 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법 | |
KR0123769B1 (ko) | 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로 | |
EP0721281B1 (en) | Image pickup apparatus for synthesizing image signals and image signal processing system | |
JP2615749B2 (ja) | テレビジョン受像機 | |
JP3186994B2 (ja) | 画像表示装置 | |
KR950009676B1 (ko) | 팝(pop)기능 와이드 스크린 티브이 수상기 | |
JPH0698276A (ja) | スクロール制御装置 | |
JP2545631B2 (ja) | テレビジョン受信機 | |
JP2850964B2 (ja) | ピクチュア・イン・ピクチュア回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |