KR0123769B1 - 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로 - Google Patents

16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로

Info

Publication number
KR0123769B1
KR0123769B1 KR1019920016110A KR920016110A KR0123769B1 KR 0123769 B1 KR0123769 B1 KR 0123769B1 KR 1019920016110 A KR1019920016110 A KR 1019920016110A KR 920016110 A KR920016110 A KR 920016110A KR 0123769 B1 KR0123769 B1 KR 0123769B1
Authority
KR
South Korea
Prior art keywords
vertical
picture
screen
video signal
signal
Prior art date
Application number
KR1019920016110A
Other languages
English (en)
Other versions
KR940008451A (ko
Inventor
도영수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920016110A priority Critical patent/KR0123769B1/ko
Publication of KR940008451A publication Critical patent/KR940008451A/ko
Application granted granted Critical
Publication of KR0123769B1 publication Critical patent/KR0123769B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

이 발명에 의한 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로는, 다지탈화된 데이타의 수직 주파수 간섭을 없애기 위해 필터링하는 수직 로우 패스 필터(10)와, N개의 수직 주사선마다 1개의 주사선을 선택하도록 제어하는 카운터와 인버터 및 앤드 게이트로 된 수직 압축 제어부(20)와, 이들 데이타를 저장하는 화상 메모리(40)와, 수평 압축을 위해 상기 화상 메모리의 라이트 클럭을 빠르게 행하는 오실레이터(30)로 구성되어 픽쳐 인 픽쳐의 수직 압축시 화면비에 따라 수직 주사선을 임의의 갯수마다 1개씩 화상 메모리에 저장되도록 하므로서 입력되는 영상 신호와 디스플레이 장치의 화면비가 서로 다를 때 픽쳐 인 픽쳐의 크기가 변함이 없고 찌그러짐이 없는 픽쳐 인 픽쳐를 표시할 수 있다.

Description

16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로
제1도는 일반적인 픽쳐 인 픽쳐 표시회로를 나타낸 클럭도.
제2a, b, c도는 상기 제1도에 의한 픽쳐 인 픽쳐의 압축상태를 나타낸 도면.
제3a, b도는 16 : 9 화면 표시방법에 따라 디스플레이되는 상태를 나타낸 도면.
제4도는 이 발명에 따른 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로의 일실시예를 나타낸 블럭도.
제5도는 제4도의 동작상태를 나타낸 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 수직 로우 패스 필터 20 : 수직 압축 제어부
21 : 카운터 22, 23 : 인버터
24, 25 : 앤드 게이트 30 : 오실레이터
40 : 화상 메모리
이 발명은 16 : 9 비율의 화면에 픽쳐 인 픽쳐(Picture In Picture; 이하, PIP라 약칭함) 기능을 갖는 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 입력되는 영상신호와 디스플레이 장치의 화면비가 서로 다를 때 PIP의 크기가 변하지 않고 왜곡이 없도록 압축을 16 : 9 화면에서의 PIP 표시회로에 관한 것이다.
PIP란 하나의 텔레비젼 화면에 또 다른 제2의 화면을 보여주기 위해 제2의 화면을 압축하여 원화면의 일부에 제2의 화면을 표시하는 기법을 말하는 것으로서, 통상의 PIP 기능을 갖는 텔레비젼에서는 제2화면 신호를 수직방향(주사선)으로 1/N을 축소하고 다시 수평방향으로 1/N을 축소하여 원래의 화면이 1/(N*N)로 축소된 작은 화면을 텔레비젼의 한 부분에 표시하는 것이다.
제1도는 이러한 통상의 PIP 표시회로를 나타낸 블럭도이고, 제2도(a),(b),(c)는 상기 제1도에 의한 픽쳐 인 픽쳐의 압축상태를 나타낸 도면으로서, 아날로그/디지탈 변환기(100), 수직 로우 패스 필터(200), 수직 압축부(300), 화상 메모리(400), 디지탈/아날로그 변환기(500)로 구성되며 제어신호 및 클럭을 제공하는 제어부(600)가 상기 각 부에 연결된다.
제2화면신호는 최초 입력시 제1화면신호와 같은 형식 즉, 1장의 화면에 수평 63.5㎲, 수직 262.5개의 주사선(NTSC의 경우)을 갖는 신호이다. 이러한 제2화면신호가 아날로그/디지탈 변환기(100)에 입력되어 디지탈 신호로 변환된다.
그리고, 수직 압축은 수직 주사선을 N개마다 한 개를 선택하는 일종의 수직방향의 샘플링으로서 수직 주파수 건설(Aliasing)을 막기 위해 상기 아날로그/디지탈 변환기(100)의 출력이 수직 로우 패스 필터(200)를 거쳐 수직 압축부(300)로 인가된다.
상기 수직 압축부(300)에서는 제2도(a)와 같은 제2화면의 수직방향의 샘플링으로서 수직 주파수 간섭(Aliasing)을 막기 위해 주사선수를 N개마다 하나씩 선택하여 제2도(b)와 같이 1/N 압축을 행한 후 화상 메모리(400)로 출력하여 저장시킨다.
이 때, 수직 주사선을 1번선, 4번선, 7번선의 형태로 2개의 주사선을 빼고 읽어내면 1/3 수직 압축을 하게된다.
그리고, 수직 압축된 영상신호는 화상 메모리(400)에 저장되고, 제1화면신호상에서 PIP 화면이 디스플레이되어야 할 시점에서 상기 화상메모리(400)에 저장된 데이타를 읽어 내어 제1화면 영상신호와 합성시켜 텔레비젼 화면에 디스플레이시킨다.
따라서, PIP를 화면에 나타내기 위해서는 상기 화상 메모리(400)에 저장된 데이타를 읽어 내야 하는데, 이 때 상기 화상 메모리(400)에 데이타를 저장하는 속도보다 읽어내는 속도를 N배 빠르게 하면 제2도(c)와 같이 수평으로 1/N 압축이 되고 3배 빠르게 하면 수평으로 1/3 압축이 된다.
그리고, 상기 화상 메모리(400)에서 읽혀진 압축된 데이타는 디지탈/아날로그 변환기(500)로 출력되어 아날로그 신호로 변환된 후 합성 및 신호 처리부(700)로 인가되어 제1화면신호와 합성되어 텔레비젼 화면에 표시되게 된다.
한편, 현행 방송 방식에 의한 영상 신호는 화면비가 4 : 3(가로 : 세로)이므로 디스플레이 장치 또한 4 : 3 으로 되어 있다. 따라서 이러한 신호를 16 : 9의 디스플레이 장치(일명 와이드 비젼이라 함)에 나타내기 위해서는 크게 2가지의 방법이 있다.
첫째는, 제3(a)와 같은 사이드 패널(Side Pannel) 방식으로 화면비 4 : 3 이외의 공간에 검은띠를 만들어 주는 것으로 원래의 화상의 손상없이 디스플레이된다.
이것은 16 : 9 디스플레이 장치가 4 : 3 디스플레이 장치의 세로를 1로 보았을 때 4/배만큼 가로가 더 길어 일반 영상신호를 디스플레이하는 경우 가로로 3/4배만큼 퍼진 화상을 나타내게 되므로 정상적인 영상신호를 얻기 위해서는 미리 3/4만큼 압축시켜 디스플레이시켜야 한다.
이 때, PIP 화상을 삽입시키면 마찬가지로 가로가 길어지므로 PIP의 영상신호 또한 3/4배만큼 가로로 압축시켜 제1화면신호와 합쳐서 디스플레이시키면 된다. 이 때, 가로로 3/4배만큼 압축시키기 위해서는 화상 메모리의 리드 속도를 4/3만큼 빠르게 하면 된다.
둘째는, 제2도(b)와 같은 레터 박스(Letter Box) 방식으로 원화상의 위아래 화상(주사선)을 제거하여 인위적으로 16 : 9의 화면비를 맞추는 방식이다.
즉, 영상신호는 그대로 입력되고 단지 CRT 편향시 위, 아래 영상신호가 주사되지 않도록 하는 오버 스캐닝(Over Scanning)을 하면 된다. 이 때, 주사선수는 원래의 3/4로 줄어들어 주사선간 간격이 늘어나게 된다.
이 때, 아무런 처리를 행하는 않은 PIP 신호를 제1화면 영상신호에 합성시켜 디스플레이시키면 가로, 세로비가 일정한 정상적인 화면이 얻어지나 PIP의 가로, 세로의 크기가 4/3씩 커져 결국, PIP 화상이 원하던 크기보다 커지게 된다.
이 발명은 상기 레터 박스 방식에서 PIP 화상이 원하는 크기보다 커지거나 찌그러지는 문제점을 해결하기 위한 것으로, 이 발명의 목적은 레터 박스 방식에서 PIP의 크기에 변화가 없고 찌그러짐이 없도록 수평으로 3/4, 수직으로 3/4 축소시켜 PIP를 디스플레이시키는 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로를 제공하고자 한다.
이러한 목적을 달성하기 위한 이 발명의 특징은, 제2화면신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환기와, 상기 아날로그/디지탈 변환기의 출력축에 연결되어 디지탈로 변환된 제2화면신호의 수직 주파수 간섭을 막는 수직 로우 패스 필터와, 상기 로우 패스 필터의 출력측에 연결되어 수직으로 압축된 제2화면신호를 저장하는 화상 메모리로 이루어진 픽쳐 인 픽쳐 표시회로에 있어서, 상기 화상 메모리의 라이트 인에이블단에 연결되어 화면비에 따라 상기 수직 로우 패스 필터를 통과한 제2화면신호의 N개의 수직 주사선마다 1개의 수직 주사선을 선택하여 상기 화상 메모리에 저장되도록 제어하는 수직 압축 제어부와, 상기 화상 메모리의 라이트 클럭단에 연결되어 선택된 주사선의 수평 데이타를 압축시키기 위해 상기 화상 메모리의 라이트 클럭을 빠르게 행하는 오실레이터로 이루어지는 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로에 있다.
이하, 이 발명에 따른 16 : 9 화면에서의 PIP 표시회로의 일실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제4도는 이 발명에 따른 16 : 9 화면에서의 PIP 표시회로의 일실시예를 나타낸블럭도로서, 수직 주파수 간섭을 막기 위한 수직 로우 패스 필터(10)와 수직 압축을 제어하는 수직 압축 제어부(20)가 화상 메모리(49)에 연결된다.
그리고, 상기 수직 압축 제어부(20)는 00, 01, 10, 11을 반복적으로 카운트하는 카운터(21)와, 상기 카운터(21)의 출력단(QA,QB)에 각각 연결되어 상기 카운터(21)의 출력을 반전시키는 인버터(22,23)와, 상기 인버터(22,23)의 출력단에 연결되어 논리곱을 수행하여 상기 화상 메모리(40)로 출력하는 앤드 게이트(24)와, 상기 카운터(21)의 출력단(QA,QB)에 각각 연결되어 논리곱을 수행하여 상기 카운터(21)의 클리어단(CLEAR)으로 피드백되는 앤드 게이트(25)로 구성된다.
한편, 클럭을 제공하는 오실레이터(30)가 상기 수직 압축 제어부(20)의 카운터(21)와 화상 메모리(40)에 연결되어 클럭을 제공한다. 이 때, 상기 오실레이터(30)는 수평 압축을 위해 상기 화상 메모리(40)의 라이트 클럭 주파수를 높여 라이트 클럭을 빠르게 행하도록 한다.
제5도는 상기 제4도의 동작상태를 나타낸 타이밍도로서, 제5도(a)는 상기 오실레이터(30)로 부터 화상 메모리(40)로 출력되는 클럭이고, 제5도(b)는 상기 수직 압축 제어부(30)에서 상기 화상 메모리(40)로 출력되는 파형이다.
이와 같이 구성된 이 발명은 수직 주사선을 4개 마다 1개씩 선택하는 경우를 실시예로서 보이고 있다.
즉, 수직 주파수 간섭을 막기 위해서 수직 로우 패스 필터(10)를 통과한 제2화면 영상신호의 N비트의 데이타는 수직 압축 제어부(30)에 의해 1,5,9… 주사선이 선택되어진 후 화상 메모리(40)에 저장되어 수직으로 3/4 압축을 하게 된다.
그리고, 상기 화상 메모리(40)에서 데이타를 읽어낼 때 라이트 클럭보다 리드 클럭을 4/3배 빠르게 하면 수평으로도 3/4 압축이 된 PIP 화면을 얻을 수 있다.
여기서, 상기 수직 압축 제어부(20)의 카운터(21)는 오실레이터(30)로 부터 제5도(a)와 같은 클럭(수평 동기 신호와 같다.)을 제공받고 클럭에 따라 출력단(QA,QB)을 통해 00,01,10,11을 출력한다.
이 때, 상기 카운터(21)의 출력단(QA,QB)으로 부터 11이 출력되면 앤드게이트(25)의 출력도 1이 되어 상기 카운터(21)는 클리어되면서 다시 00,01,10,11을 반복적으로 카운트한다.
한편, 상기 카운터(21)의 출력단(QA,QB)으로부터 출력되는 신호는 인버터(22,23)에 의해 각각 반전된 후 앤드 게이트(24)의 두 입력단으로 출력된다.
이 때, 상기 앤드 게이트(24)의 출력단은 상기 화상 메모리(40)의 라이트 인에이블단에 연결되어 있으므로 제5도(b)와 같이 상기 카운터(21)의 출력이 00이면 상기 앤드 게이트(24)의 출력은 1이 되어 상기 화상 메모리(40)가 데이타를 받아들인다.
그리고, 상기 카운터(21)의 출력이 01이 되는 순간부터 2, 3, 4번째 주사기간(01,10,11)에서는 상기 앤드 게이트(24)의 출력이 0이 되어 상기 화상 메모리(40)로 데이타가 라이트되지 않게 된다.
따라서, 이러한 동작을 카운터(21)는 반복하게 되어 상기 화상 메모리(40)에 저장되는 주사신호는 1,5,9…261번째 주사선이 입력되어 수직으로 3/4 압축이 이루어진다.
이상에서와 같이 이 발명은 수직 로우 패스 필터를 통과한 제2화면의 영상신호를 화상 메모리에 저장할때, 수직 압축 제어부에 의해 수직 주사선을 4개마다 1개씩 선택하여 저장하도록 하여 수직으로 3/4 압축이 이루어지고 상기 화상 메모리에서 데이타를 읽어낼 때 화상 메모리의 라이트 클럭보다 4/3배 빠른 리드 클럭을 제공하여 수평으로 3/4 압축이 이루어지도록 하므로서 PIP 신호를 16 : 9화면에 나타내는 레터 박스 방식에서 찌그러짐과 크기의 변화가 없는 PIP를 표현할 수 있는 효과가 있다.

Claims (2)

  1. 외부로 부터 입력되는 제2화면신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환기와, 상기 아날로그/디자탈 변환기의 출력축에 연결되어 디지탈로 변환된 제2화면신호의 수직 주파수 간섭을 막는 수직 로우 패스 필터와, 상기 로우 패스 필터의 출력측에 연결되어 수직으로 압축된 제2화면신호를 저장하는 화상 메모리로 이루어진 픽쳐 인 픽쳐에 있어서, 상기 화상 메모리의 라이트 인에이블단에 연결되어 화면비에 따라 상기 수직 로우 패스 필터를 통과한 제2화면신호의 N개의 수직 주사선마다 1개의 수직 주사선을 선택하여 상기 화상 메모리에 저장되도록 제어하는 수직 압축 제어부(20)와, 상기 화상 메모리에 라이트 클럭단에 연결되어 선택된 주사선의 수평 데이타를 압축시키기 위해 상기 화상 메모리의 라이트 클럭을 빠르게 하는 오실레이터(30)로 이루어지는 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로.
  2. 제1항에 있어서, 상기 수직 압축 제어부(20)는, 오실레이터로 부터 클럭을 제공받아 00,01,10,11을 반복 카운트하는 카운트(21)와, 상기 카운트(21)의 출력단(QA,QB)에 각각 연결되어 상기 카운터(21)의 출력을 반전시키는 인버터(22,23)와, 상기 인버터(22,23)의 출력단에 연결되어 논리곱을 수행하여 상기 화상 메모리의 라이트 인에이블단으로 라이트 인에이블신호를 제공하는 앤드 게이트(24)와, 상기 카운터(21)의 출력단(QA,QB)에 각각 연결되어 논리곱을 수행하여 상기 카운터(21)와 클리어단으로 피드백되는 앤드 게이트(25)로 이루어지는 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로.
KR1019920016110A 1992-09-04 1992-09-04 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로 KR0123769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920016110A KR0123769B1 (ko) 1992-09-04 1992-09-04 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920016110A KR0123769B1 (ko) 1992-09-04 1992-09-04 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로

Publications (2)

Publication Number Publication Date
KR940008451A KR940008451A (ko) 1994-04-29
KR0123769B1 true KR0123769B1 (ko) 1997-11-26

Family

ID=19339071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016110A KR0123769B1 (ko) 1992-09-04 1992-09-04 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로

Country Status (1)

Country Link
KR (1) KR0123769B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686172B1 (ko) 2005-03-28 2007-02-26 엘지전자 주식회사 디지털 수신기의 부화면 조정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686172B1 (ko) 2005-03-28 2007-02-26 엘지전자 주식회사 디지털 수신기의 부화면 조정 방법

Also Published As

Publication number Publication date
KR940008451A (ko) 1994-04-29

Similar Documents

Publication Publication Date Title
KR960010486B1 (ko) 영상신호의 방식변환장치
KR100195589B1 (ko) 나란한 화상의 동기식 표시가 가능한 비디오 디스플레이 시스템
US5812210A (en) Display apparatus
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
KR950014577B1 (ko) 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치
EP0551168A1 (en) Display apparatus
US5912711A (en) Apparatus for converting and scaling non-interlaced VGA signal to interlaced TV signal
JP3068988B2 (ja) インターレース型及びノンインターレース型ビデオ信号表示装置
US5021887A (en) Method and circuit for composing still image of picture-in-picture
US5173777A (en) Circuit configuration for inset-image keying in a television set having only one tuner
KR0123769B1 (ko) 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로
JPH05292476A (ja) 汎用走査周期変換装置
JPH0292077A (ja) 映像信号表示装置
JPH07131734A (ja) テレビジョン受像機及びオンスクリーン信号発生装置
KR920002048B1 (ko) 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법
KR100229292B1 (ko) 비디오 디스플레이 제어 시스템_
KR19990018905A (ko) 에이치디티브이의 다중화면 발생장치
KR0124374B1 (ko) 주화면 크기에 관계없이 부화면 신호를 일정화면비로 디스플레이하는 방법 및 그 장치
JP2545631B2 (ja) テレビジョン受信機
KR100280848B1 (ko) 비디오 주사방식 변환회로
KR100255242B1 (ko) 줌을 위한 영상신호 디스플레이장치
KR0135832B1 (ko) 픽쳐 인 픽쳐 표시회로
KR960002809Y1 (ko) 화면 확대 장치
JPH02248178A (ja) 高品位テレビジョン表示装置
KR950007496A (ko) 티 브이(tv) 화면 종횡비 변환 방법과 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 15

EXPY Expiration of term