KR970000075B1 - 하이브리드 아이씨 기판제작 방법 - Google Patents
하이브리드 아이씨 기판제작 방법 Download PDFInfo
- Publication number
- KR970000075B1 KR970000075B1 KR1019930026364A KR930026364A KR970000075B1 KR 970000075 B1 KR970000075 B1 KR 970000075B1 KR 1019930026364 A KR1019930026364 A KR 1019930026364A KR 930026364 A KR930026364 A KR 930026364A KR 970000075 B1 KR970000075 B1 KR 970000075B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor
- soldering
- printing
- forming step
- drying
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
내용 없음.
Description
제1도는 일반적인 하이브리드 아이씨의 제작 상태도.
제2도는 종래 하이브리드 아이씨 기판제작을 나타내는 것으로,
(a)는 도체(부품납땜부위)에 산화막이 형성된 상태도.
(b)는 납땜 불량의 상태도.
제3도는 본 발명에 의한 도체(부품납땜부위)에 납도금이 형성된 상태도.
제4도는 본 발명에 의한 납땜의 정상적인 상태도.
* 도면의 주요부분에 대한 부호의 설명
11 : 세라믹 기판 12 : 도체(부품납땜부위)
13 : 저항 14 : 보호막
17 : 도체(리드프레임부위) 21 : 납도금
본 발명은 하이브리드 아이씨에 관한 것으로, 특히 하이브리드 아이씨 제작시 도체(부품납땜부위) 표면에 납도금 처리를 하여 도체(부품납땜부위)와 부품간에 납땜이 잘 되도록 하는 하이브리드 아이씨 기판제작 방법에 관한 것이다.
일반적인 하이브리드 아이씨의 작업공정은 기판제작 공정과 기판조립 공정으로 이루어져 있다.
종래 하이브리드 아이씨 기판제작 방법은 제1도에 도시된 바와 같이, 세라믹 기판(11)위에 도체(부품납땜부위)(12)를 인쇄해서 건조후 약 850℃에서 구어내는 소성단계와, 저항(13)을 인쇄하고 건조하고 소성하는 단계와, 상기 저항(13)이 형성된 그 위에 보호막(14)을 인쇄하고 건조하고 소성하는 단계와, 상기 저항(13)을 회로의 요구값으로 깍아내는 저항트리밍단계로 이루어진다.
이러한 기판제작 공정이 이루어진 후에 기판조립 공정이 이루어지는데, 기판조립 공정은 제1도와 제2도에 도시되는 바와 같이, 세라믹 기판(11)의 부품(16)을 납땜할 부위인 도체(부품납땜부위)(12)에 납(15)을 인쇄하고 납(15)이 인쇄된 부위에 부품을(16) 취부하고 납(15)을 녹여서 세라믹 기판(11)의 도체(부품납땜부위)(12)와 부품(16)을 납땜하는 단계와, 도체(부품납땜부위)(12)의 리드프레임 납땜부 위치에 도체(리드프레임부위)(17)를 삽입하고 납물이 녹아 있는 납조에 담가 도체(리드프레임부위)(17)과 세라믹 기판(11)의 도체(부품납땜부위)(12)를 납땜하는 단계와, 납(15)에서 나온 플럭스와 기타 이물질을 세척한후 패키지하고 제품명을 날인하고 도체(리드프레임부위)(17)를 컷팅하는 단계로 이루어졌다.
그러나, 이러한 종래 하이브리드 아이씨 기판제작 공정시 납땜방법은 기판제작시 설비의 준비시간이 많이 들어 최소 물량이상 작업하는 것이 효율적이었으며, 도체(부품납땜부위) 성분이 팔라듐(Pd, Palladium)과 은(Ag)의 혼합물이나 파라튬(Pt, Palatium)과 은의 혼합물로 이루어져 있어서, 도체(부품납땜부위)가 공기중에서 2∼3일이 경과되면 공기중의 산소와 결합하여 제2도의 (a)에 도시된 산화막(18)이 형성되어 기판제작후 도체(부품납땜부위)의 납땜패턴이 산화되므로 세라믹 기판을 봉지로 밀폐한 후 밀폐된 질소가스 속에 보관해야 하는 불편함이 있고, 산화막 형성시 납땜이 되지 않고 제2도의 (b)에 도시된 바와 같이 납땜 불량이 발생되는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 기판 제작후 도체(부품납땜부위)에 산화막이 형성되는 것을 방지하며, 도체(부품납땜부위)에 산화막이 형성되는 것을 방지하기 위해 질소가스속에 보관시키는 번거러움을 제거하기 위한 하이브리드 아이씨 기판제작 방법을 제작하는데 있다.
이하 본 발명의 방법적 구성을 상세히 설명하면 다음과 같다.
본 발명 하이브리드 아이씨 기판제작 방법은 제1도와 제3,4도에 도시되는 바와 같이, 세라믹 기판(11)위에 도체(부품납땜부위)(12)를 인쇄해서 건조후 소성하는 도체(부품납땜부위) 형성단계와, 저항(13)을 인쇄하고 건조하고 소성하는 저항 형성단계와, 보호막(14)을 인쇄하고 건조하고 소성하는 보호막 형성단계와, 저항(13)을 회로의 요구값으로 깍아내는 저항트리밍단계와, 도체(부품납땜부위)(12)와 도체(리드프레임부위)(17)가 납땜되는 부분과 도체(부품납땜부위)(12)의 패턴부위에 납도금(21)하여 납처리하는 단계로 구성함을 그 방법적 구성상의 특징으로 한다.
또한 본 발명의 다른 실시예는, 세라믹 기판(11)위에 도체(부품납땜부위)(12)를 인쇄해서 건조후 소성하는 도체(부품납땜부위) 형성단계와, 저항(13)을 인쇄하고 건조하고 소성하는 저항 형성단계와, 보호막(14)을 인쇄하며 건조하고 소성하는 보호막 형성단계와, 도체(부품납땜부위)(12)와 도체(리드프레임부위)(17)가 납땜되는 부분과 도체(부품납땜부위)(12)의 패턴부위에 납도금하여 납처리하는 단계와, 저항(13)을 회로의 요구값으로 깍아내는 저항트리밍단계로 구성한다.
이러한 본 발명 하이브리드 아이씨 기판제작 방법은 도체(부품납땜부뒤)(12)와 도체(리드프레임부위)(17)가 납땜되는 부분과 도체(부품납땜부이)(12)의 패턴부위에 납도금(21)으로 처리하므로 도체(부품납땜부위)(12)를 구성하는 성분중 특히, 은성분이 공기중에 노출되지 않으므로 도체(부품납땜부위)(12)의 산화를 방지할 수 있고, 도체(부품납땜부위)(12)에 납도금 상태에서 납땜을 하기 때문에 납땜의 접착성을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명 하이브리드 아이씨 기판제작 방법은 도체(부품납땜부위)와 도체(리드프레임부위)가 납땜되는 부분과 도체(부품납땜부위)의 패턴부위에 납도금처리를 함으로 도체(부품납땜부위)의 산화를 방지할 수 있으며, 기판제작후 세라믹 기판이 공기중에 노출되어도 산화가 되지 않으므로 장기간 보관할 수 있고, 기판 제작 공정후의 기판 조립공정중에도 도체(부품납땜부위)의 리드프레임이 납땜되는 부분과 도체(부품납땜부위)의 패턴부위에 납도금처리가 되어 있으므로 납땜의 접착성을 향상시켜 줄 수 있는 유용한 방법이다.
Claims (2)
- 세라믹 기판위에 도체(부품납땜부위)를 인쇄해서 건조후 소성하는 도체 형성단계와, 저항을 인쇄해서 건조하고 소성하는 저항 형성단계와, 보호막을 인쇄하여 건조하고 소성하는 보호막 형성단계와, 저항을 회로의 요구값으로 깍아내는 저항트리밍단계와, 도체(부품납땜부위)의 리드프레임이 납땜되는 부분과 도체(부품납땜부위)의 패턴부위에 납처리하는 단계로 구성함을 특징으로 하는 하이브리드 아이씨 기판제작 방법.
- 세라믹 기판위에 도체(부품납땜부위)를 인쇄해서 건조후 소성하는 도체 형성단계와, 저항을 인쇄하고 건조하고 소성하는 저항 형성단계와, 보호막을 인쇄하고 건조하고 소성하는 보호막 형성단계와, 도체(부품납땜부위)의 리드프레임이 납땜되는 부분과 도체(부품납땜부위)의 패턴부위에 납처리하는 단계와, 저항을 회로의 요구값으로 깍아내는 저항트리밍단계로 구성함을 특징으로 하는 하이브리드 아이씨 기판제작 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026364A KR970000075B1 (ko) | 1993-12-03 | 1993-12-03 | 하이브리드 아이씨 기판제작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026364A KR970000075B1 (ko) | 1993-12-03 | 1993-12-03 | 하이브리드 아이씨 기판제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950023245A KR950023245A (ko) | 1995-07-28 |
| KR970000075B1 true KR970000075B1 (ko) | 1997-01-04 |
Family
ID=19369812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026364A KR970000075B1 (ko) | 1993-12-03 | 1993-12-03 | 하이브리드 아이씨 기판제작 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970000075B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6471805B1 (en) * | 1998-11-05 | 2002-10-29 | Sarnoff Corporation | Method of forming metal contact pads on a metal support substrate |
-
1993
- 1993-12-03 KR KR1019930026364A patent/KR970000075B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950023245A (ko) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106729A (ja) | 厚膜回路部品の製造方法 | |
| KR970000075B1 (ko) | 하이브리드 아이씨 기판제작 방법 | |
| JPS5513933A (en) | Circuit element substrate and its manufacturing method | |
| GB1484435A (en) | Electrical structures comprising solder barrier | |
| JP3566269B2 (ja) | リードフレーム及びその製造方法、及び半導体装置。 | |
| US5120473A (en) | Metallizing composition for use with ceramics | |
| JPH0878732A (ja) | チップ型発光ダイオード及びその製造方法 | |
| JPH03165591A (ja) | 半田ディップマスク | |
| JPS5575257A (en) | Substrate circuit device | |
| JPS5619648A (en) | Package for integrated circuit | |
| JP2741787B2 (ja) | リードフレーム切断方法 | |
| KR930005352B1 (ko) | 인쇄회로기판(pcb)의 도금방법 | |
| KR860000476B1 (ko) | 전자 부품용 리드선 제조 방법 | |
| JP2004128362A (ja) | プリント基板 | |
| SU1318374A1 (ru) | Флюс дл лужени и пайки легкоплавкими припо ми | |
| JPH01110754A (ja) | 樹脂封止型半導体集積回路装置 | |
| JP2002374059A (ja) | 耐鉛フリーはんだ配線板 | |
| JPH0492879A (ja) | 厚膜ハイブリッドｉｃ用セラミックス基板 | |
| JPS57121266A (en) | Manufacture of hybrid integrated circuit | |
| JPH07176402A (ja) | 角形チップ固定抵抗器 | |
| JPH07273263A (ja) | 電子部品の外部端子 | |
| JP2842699B2 (ja) | 厚膜回路基板およびその製造方法 | |
| JP2927004B2 (ja) | 集積回路におけるトリミング方法 | |
| JPS6321862A (ja) | Ｉｃセラミツクパツケ−ジ用リ−ドフレ−ムの製造方法 | |
| JPH04313294A (ja) | プリント配線板のハンダ付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19991229 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |