JP2927004B2 - 集積回路におけるトリミング方法 - Google Patents

集積回路におけるトリミング方法

Info

Publication number
JP2927004B2
JP2927004B2 JP3020712A JP2071291A JP2927004B2 JP 2927004 B2 JP2927004 B2 JP 2927004B2 JP 3020712 A JP3020712 A JP 3020712A JP 2071291 A JP2071291 A JP 2071291A JP 2927004 B2 JP2927004 B2 JP 2927004B2
Authority
JP
Japan
Prior art keywords
trimming
resistor
trimmed
dielectric
trimming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3020712A
Other languages
English (en)
Other versions
JPH04259250A (ja
Inventor
明和 豊田
恒太郎 能勢
栄 古屋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP3020712A priority Critical patent/JP2927004B2/ja
Publication of JPH04259250A publication Critical patent/JPH04259250A/ja
Application granted granted Critical
Publication of JP2927004B2 publication Critical patent/JP2927004B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路(IC)にお
いて抵抗体を所定の抵抗値とするトリミング方法に関す
る。
【0002】
【従来の技術】従来ICを製作する過程で基板上の複数
の導体間に抵抗体を印刷し、その抵抗体が所望とする抵
抗値を得るようにその抵抗体の一部にレーザ光を照射し
てカットするレーザトリミングやその抵抗体の一部に砂
を吹きかけてカットするサンドブラストによるトリミン
グ等が行なわれている。上記抵抗体をトリミングする場
合は、一般的にはトリマー(トリミングする装置)の制
御によりトリミングする箇所が指定される。
【0003】図5は、従来のトリミング方法を模式的に
表わした図である。基板上に導体1が印刷・焼成され、
その後導体1の間をつなぐように抵抗体2が印刷・乾燥
され、その後図に一点鎖線で示すようにトリミングが行
なわれ抵抗体2が所定の抵抗値となるように調整され
る。ここで図7(A)は、トリミングする位置は正しい
が、抵抗体2のトリミングされた箇所に隣接する部分が
微細にひび割れたマイクロクラック4が生じた例であ
り、このようにマイクロクラック4が生じると例えば製
造後の検査では正常であるが出荷後にこの抵抗体2が割
れてしまって不良のICとなる場合等が考えられ、この
ICの信頼性を低下させる原因となる。
【0004】また、図7(B)は位置ずれが生じた状態
を表わした例であり、位置ずれが生じたままトリミング
を行なうとトリミングすべき箇所以外の箇所をトリミン
グしてしまい、このICが不良となってしまう場合もあ
る。
【0005】
【発明が解決しようとする課題】本発明は、上記事情に
鑑み、より信頼性の高いトリミング方法を提供すること
を目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するため
の本発明の集積回路のトリミング方法は、集積回路を構
成する抵抗体を、所定の抵抗値を得るようにトリミング
するトリミング方法において、抵抗体上のトリミングさ
れる領域に隣接する隣接領域にトリミングを抑制する抑
制材料を塗布し、その後トリミングを行なうことを特徴
とするものである。
【0007】ここで、抑制材料とは、レーザトリミング
の場合は該レーザ光を反射する材料をいい、サンドブラ
スト法によるトリミングの場合はブラストにより摩耗さ
れにくい材料をいう。
【0008】
【作用】本発明のトリミング方法は、トリミングされる
領域に隣接する隣接領域にトリミングを抑制する抑制材
料を塗布した後トリミングを行なうようにしたことによ
り、トリミングによるマイクロクラックの発生が防止さ
れた。また、これにより所望とする箇所以外の箇所をト
リミングしてしまう可能性を下げることができる。
【0009】
【実施例】以下、本発明の実施例について説明する。図
1は、以下に示す実施例において採用された工程図であ
り、厚膜混成集積回路で実施されたものである。アルミ
ナ基板上に導体を印刷・焼成した(工程11)後、該ア
ルミナ基板上に導体間を接続するように厚膜抵抗体を印
刷して乾燥させ(工程12)、さらにその上に本発明に
いう抑制材料である誘電体を印刷して乾燥させ(工程1
3)、これを焼成した(工程14)後トリミングを行な
った(工程15)。ここでは材料としては、基板はアル
ミナ96%のものを使用し、導体、抵抗体、誘電体とし
てはデュポン社製の、それぞれ5715、1400シリ
ーズ、5704を使用した。またトリミングはレーザト
リミング法で行なった。
【0010】図2は、上記工程のうち、誘電体の印刷工
程の概略を表わした図である。ここでは、一般の厚膜工
程と同様に、図2(A)に示すようにペースト状の誘電
体21を基板22の上部に配置されたスクリーン23に
乗せ、スキージ24を図に示す矢印X方向に移動させる
ことにより、誘電体21が基板22上に印刷される。こ
の後、常温(25℃)で10〜15分間乾燥させ、さら
に150℃で10〜15分間乾燥させ、その後以下に示
すようにして焼成を行なった。
【0011】図3は焼成の温度パターンを表わした図で
ある。先ず常温から850〜970℃程度となるまで徐
々に温度を上げ、その状態を10〜15分保ちその後徐
々に冷却する。ここでこの焼成に要する時間は30分〜
60分程度である。ここで、以上のような印刷、乾燥、
焼成は必要に応じて複数回繰返される。
【0012】図4、図5、図6は、上記の工程に従って
製作された種々のパターンを表わした図である。抵抗体
2のトリミングされることが予定された領域以外の領域
を覆うように誘電体3が形成され、各図に示す一点鎖線
に沿ってレーザトリミングを行ない、これにより抵抗体
2のうち誘電体3に覆われていない部分はトリミングさ
れ、誘電体3に覆われた部分はトリミングされず、かつ
マイクロクラックの発生もないことが確認された。
【0013】尚、上記実施例はレーザトリミング法の例
であるが、サンドブラストによるトリミングの場合も同
様である。レーザトリミングの場合は誘電体としてはレ
ーザ光を反射する材料が選定されるが、サンドブラスト
の場合は、ブラストにより摩耗されにくい材料が選定さ
れる。
【0014】
【発明の効果】以上説明したように、本発明の集積回路
におけるトリミング方法には、抵抗体上のトリミングさ
れる領域を除くその周辺にトリミングを抑制する抑制材
料を塗布し、その後トリミングを行なうようにしたた
め、マイクロクラックの発生やずれた位置をトリミング
してしまうこと等の不良を防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る工程図である。
【図2】本発明の一実施例に係る、誘電体の印刷工程の
概略図である。
【図3】本発明の一実施例に係る焼成の温度パターンを
表わした図である。
【図4】図1〜図3に示す工程に従って製作されたパタ
ーンの一例を表わした図である。
【図5】図1〜図3に示す工程に従って製作された他の
パターンを表わした図である。
【図6】図1〜図3に示す工程に従って製作されたさら
に異なるパターンを表わした図である。
【図7】トリミング方法の従来例を模式的に表わした図
である。
【符号の説明】
1 導体 2 抵抗体 3 誘電体 4 マイクロクラック 21 ペースト状誘電体 22 基板 23 スクリーン 24 スキージ
フロントページの続き (72)発明者 古屋田 栄 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 セラミックス 研究所内 (56)参考文献 特開 昭60−62137(JP,A) 特開 昭61−241962(JP,A) 実開 昭63−172151(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 27/01 H01C 17/24 H05K 1/16

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 集積回路を構成する抵抗体を、所定の抵
    抗値を得るようにトリミングするトリミング方法におい
    て、抵抗体上の トリミングされる領域に隣接する隣接領域に
    トリミングを抑制する抑制材料を塗布し、その後トリミ
    ングを行なうことを特徴とするトリミング方法。
JP3020712A 1991-02-14 1991-02-14 集積回路におけるトリミング方法 Expired - Fee Related JP2927004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3020712A JP2927004B2 (ja) 1991-02-14 1991-02-14 集積回路におけるトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3020712A JP2927004B2 (ja) 1991-02-14 1991-02-14 集積回路におけるトリミング方法

Publications (2)

Publication Number Publication Date
JPH04259250A JPH04259250A (ja) 1992-09-14
JP2927004B2 true JP2927004B2 (ja) 1999-07-28

Family

ID=12034766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3020712A Expired - Fee Related JP2927004B2 (ja) 1991-02-14 1991-02-14 集積回路におけるトリミング方法

Country Status (1)

Country Link
JP (1) JP2927004B2 (ja)

Also Published As

Publication number Publication date
JPH04259250A (ja) 1992-09-14

Similar Documents

Publication Publication Date Title
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JPH07106729A (ja) 厚膜回路部品の製造方法
JP2927004B2 (ja) 集積回路におけるトリミング方法
JP3092451B2 (ja) 角形薄膜チップ抵抗器およびその製造方法
KR950009772B1 (ko) 하이브리드 아이시(ic) 제조방법
JPH0795483B2 (ja) 厚膜抵抗素子の製造方法
JPH09283654A (ja) ガラスセラミック基板とその製造方法
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JP2003002751A (ja) セラミック部品の製造方法
JP3982655B2 (ja) 電子部品の製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JPH0354890A (ja) 厚膜回路基板及びその製造方法
JP2002232093A (ja) 回路基板
JPS6340396A (ja) 厚膜集積回路の製造方法
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JP2710430B2 (ja) パターン形成方法
JPH06334295A (ja) 抵抗内蔵多層厚膜回路の製造方法
JPH0770378B2 (ja) 回路基板
JPS60241202A (ja) 膜抵抗体の製造方法
JPS6263488A (ja) 厚膜基板の製造方法
JPS59117253A (ja) 厚膜配線基板のダム形成方法
JPH06244363A (ja) 厚膜多層基板の製造方法
JPH11330693A (ja) 厚膜多層セラミック基板およびその製造方法、ならびに厚膜多層セラミック基板上への電子部品の実装構造
JPH05152726A (ja) セラミツク配線基板の修理方法
JPH07302957A (ja) 厚膜回路基板及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990413

LAPS Cancellation because of no payment of annual fees