KR960705272A - 프로그램 가능 중복/신드롬 생성기(programmable redundancy/syndrome generator) - Google Patents

프로그램 가능 중복/신드롬 생성기(programmable redundancy/syndrome generator)

Info

Publication number
KR960705272A
KR960705272A KR1019960701461A KR19960701461A KR960705272A KR 960705272 A KR960705272 A KR 960705272A KR 1019960701461 A KR1019960701461 A KR 1019960701461A KR 19960701461 A KR19960701461 A KR 19960701461A KR 960705272 A KR960705272 A KR 960705272A
Authority
KR
South Korea
Prior art keywords
polynomial
codeword
cell
divider
multiplier
Prior art date
Application number
KR1019960701461A
Other languages
English (en)
Inventor
피.주크 크리스토퍼
글러버 닐
Original Assignee
비.제이. 올손
시러스 로직 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비.제이. 올손, 시러스 로직 인코포레이티드 filed Critical 비.제이. 올손
Publication of KR960705272A publication Critical patent/KR960705272A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Computer Security & Cryptography (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

전송 동작동안 검사 기호를 생성하고 수신 동작동안 신드롬을 생성하기 위해 단일 회로를 사용하는 다항식 코드를 위한 에러 정정 인코더/디코더의 하드웨어 구현이 개시되었다. 코드 생성기를 위한 루트의 선택은 그리고 코드 차수는 프로그램 가능하다.

Description

프로그램 가능 중복/신드롬 생성기(PROGRAMMABLE REDUNDANCY//SYNDROME GENERATOR)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 이용되는 기본원리를 예시하는 도,
제4도는 본 발명의 바람직한 실시예를 나타내는 블록도,
제5도는 본 발명의 대안 실시예를 나타내는 블록도,
제6도는 본 발명의 또 다른 대안 실시예를 나타내는 블록도.

Claims (28)

  1. 각각의 코드워드는 데이터 및 중복 기호를 가지며 각각의 기호는 소정의 복수개의 2진 비트를 가지며, 다항식 코드의 코드워드내에 2진 비트 그룹을 포함하는 데이터를 인코딩하는 동안 중복 시호를 생성하고 에러를 포함할 수 있는 대응 코드워드를 디코딩하는 동안 신드롬을 생성하는 장치에 있어서, (a) 각각의 셀이 리세트 가능한 레지스터, 가산기 및 상수 승산기를 포함하는 셀 세트 수단 ; (b) 상수가 곱해진 현재 출력을 입력으로 하는 레지스트의 출력에 가산된 현재 입력을 현재 출력으로 하는 제1차 다항식 제산기로써 각각의 상기 셀이 연결되어지게 하는 연결 수단 ; (c) 상수가 곱해진 현재 입력을 입력으로 하는 레지스터의 출력에 가산된 현재 입력을 현재 출력으로 하는 제1차 다항식 승산기로써 각각의 상기 셀이 연결되어지게 하는 연결 수단 ; (d) 상기 제1차 다항식 제산기의 종속 또는 상기 제1차 다항식 승산기의 종속중의 하나로써 상기 셀 세트가 연결되어지게 하는 연결 수단 ; (e) 상기 제1차 다항식 제산기의 종속의 입력 단계에 전송 데이터가 연결되어지게 하는 연결 수단 ; (f) 코드워드 중복 기호로써 상기 제1차 다항식 승산기의 종속의 출력 단계의 출력이 정보 채널에 출력되게 하는 연결 수단 ; (g) 각각의 상기 제1차 다항식 제산기가 신드롬 중의 하나를 생성하기 위해 수신데이터를 나누는데 사용될 수 있도록 별개의 상기 제1차 다항식 제산기로써 각각의 상기 셀이 연결되어지게 하는 연결수단으로 이루어지는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 각각의 셀의 상수 승산기는 자신의 입력에 코드워드 생성기의 루트중의 하나를 곱하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 셀의 레지스터는 설의 루트가 소정의 코드워드 생성기에 포함되지 않아야 할 때 리세트로 유지되는 것을 특징으로 하는 장치.
  4. 각각의 코드워드 (c(x))는 n-k 정도 미만이 정도를 갖는 중복 다항식(r(x))를 얻기 위해 k 정도 미만인 정도를 갖는 데이터 다항식(D(x))을 n-k 정도인 정도를 갖는 생성기 다항식(g(x))으로 나누고 n 정도 미만인 정도를 갖는 c(x)를 산출하기 위해 r(x)를 D(x)에 추가함으로써 형성되며, 각각의 기호는 소정의 복수개의 2진 m비트를 가지며, 다항식 코드의 코드워드내에 2진 비트 그룹을 포함하는 데이터를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하는 장치에 있어서, (a)각각의 셀이, 제1 및 제2가산기 입력과 출력을 갖는 m 비트 폭 가산기와 상기 가산기로의 입력 중의 하나로써 연결되는 출력을 갖는 m 비트 폭 리세트 가능 레지스터와 상기 리세트 가능 레지스터에 연결된 출력을 갖는 m 비트 폭 유한 필드 상수 승산기를 갖는 복수개의 셀 ; 과 (b) 유한 필드 상수가 곱해진 각각의 상기 가산기의 현재 출력을 입력으로 하는 각각의 상기 레지스터의 출력에 가산된 각각의 상기 셀로의 현재 입력을 각각의 상기 m 비트 폭 가산기의 현재 출력으로 하는 제1차 다항식 제산기로써 각각의 상기 셀을 선택적으로 연결하는 연결 수단 ; 과 (c) 상수가 곱해진 현재 입력을 입력으로 하는 레지스터의 출력에 가산된 현재 입력을 현재 출력으로 하는 제1차 다항식 승산기로써 각각의 상기 셀을 선택적으로 연결하는 연결 수단 ; (d) 상기 제1차 다항식 제산기의 종속 또는 상기 제1차 다항식 승산기의 종속 중의 하나로써 상기 셀을 선택적으로 연결하는 연결 수단 ; (e) 상기 제1차 다항식 제산기의 종속의 입력 단계에 전송 데이터가 연결되어지게 하는 연결 수단 ; (f) 코드워드 중복 기호로써 상기 제1차 다항식 승산기의 종속의 출력단계의 출력이 정보 채널에 출력되게 하는 연결 수단 ; (g) 각각의 상기 제1차 다항식 제산기가 신드롬 중의 하나를 생성하기 위해 수신 데이터를 나누는데 사용될 수 있도록 별개의 상기 제1차 다항식 제산기로써 각각의 상기 셀이 연결되어지게 하는 연결수단으로 이루어지고, 상기 셀들은 제1차 다항식 제산기의 종속에서의 각각의 순서와 반대 순서로 상기 제1차 다항식의 승산기의 종속에서 순서화되는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 각각의 셀의 상수 승산기는 가능 코드워드 생성기의 가능 루트 중의 하나를 자신의 입력에 곱하는 것을 특징으로 하는 장치.
  6. 제 4항에 있어서, 셀의 레지스터는 셀의 루트가 소정의 코드워드 생성기에 포함되지 않아야 할 때 리세트로 유지되는 것을 특징으로 하는 장치.
  7. 각각의 코드워드 (c(x))는 n-k 정도 미만인 정도를 갖는 중복 다항식 (r(x))를 얻기 위해 k정도 미만인 정도를 갖는 데이터 다항식(D(x))을 n-k 정도인 정도를 갖는 생성기 다항식 (g(x))으로 나누고 n 정도 미만인 정도를 갖는 c(x)를 산출하기 위해 r(x)를 D(x)에 추가함으로써 형성되며 각각의 기호는 소정의 복수개의 2진 m 비트를 가지며, 다항식 코드의 코드워드내에 2진 비트 그룹으로 이루어진 데이터 기호를 인코딩하는 동한 중복 기호를 생성하는 장치에 있어서, 레지스트, 유한필드 승산기 및 가산기를 갖는 복수개의 셀 ; 과 제1차 다항식 제산기를 형성하도록 각각의 셀을 연결하며, 제1차 다항식 제산기의 종속을 형성하도록 상기 제1차 다항식 제산기를 함께 연결하는 수단 ; 과 제1차 다항식 제산기의 종속에 코드워드를 위한 데이터 기호를 순서대로 입력하는 수단 ; 과 제1차 다항식 승산기를 형성하도록 각각의 셀을 연결하며, 제1차 다항식 승산기의 종속을 형성하도록 상기 제1차 다항식 승산기를 함께 연결하는 수단 ; 과 상기 제1차 다항식 승산기의 종속으로의 입력을 제로로 유지하여 데이터 기호와 연관된 중복 기호를 클록 아웃하기 위해 상기 리세트 다능한 레지스터를 콜록키하는 수단으로 이루어지고, 상기 복수개의 셀의 각각은 제1차 다항식 제산기 및 제1차 다항식 승산기로써 선택적으로 연결될 수 있으며, 상기 레지스터들은 1차 다항식 제산기의 종속에서의 각각의 순서와 반대 순서로 상기 제1차 다항식 승산기의 종속에서 순서화되는 것을 특징으로 하는 장치.
  8. 데이터 기호를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하며 제7항의 장치를 포함하는 장치에 있어서, 별개의 제1차 다항식 제산기를 형성하도록 각각의 셀을 연결하는 수단 ; 과 신드롬 중의 하나를 생성하기 위해 수신된 코드워드를 다항식 생성으로 나누도록 코드워드내에 에러를 가질 수 있는 코드워드를 별개의 제1차 다항식 제산기에 제공하는 수단으로 이루어지는 것을 특징으로 하는 장치.
  9. 제7항에 있어서, 셀의 레지스터는 셀의 루트가 소정의 코드워드 생성기에 포함되지 않아야 할 때 리세트로 유지되는 것을 특징으로 하는 장치.
  10. 각각의 코드워드 (c(x))가 n-k 정도 미만인 정도를 갖는 중복 다항식 (r(x))를 얻기 위해 k 정도 미만인 정도를 갖는 데이터 다항식 (D(x))을 n-k 정도인 정도를 갖는 생성기 다항식 (g(x))으로 나누고 n정도 미만인 정도를 갖는 c(x)를 산출하기 위해 r(x)를 D(x)에 추가함으로써 형성되며, 각각의 기호는 소정의 복수개의 2진 m 비트를 가지며, 다항식 코드의 코드워드내에 2진 비트 그룹으로 이루어진 데이터 기호를 인코딩하는 동안 중복 기호를 생성하는 방법에 있어서, (a) 각각의 셀이 레지스터 입력 및 레지스터 출력을 갖는 m 비트 폭의 리세트 가능 레지스터와, 승산기 입력과 상기 레지스터 입력에 연결된 승산기 출력을 갖는 m 비트 폭의 유한 필드 상수 승산기를 가지는 복수개의 셀을 제공하는 단계 ; 와 (b) 각각이 m 비트 폭 가산기인 두개의 가산기 입력 중의 하나로써 복수개의 셀의 각각의 레지스터 출력을 연결하고, 각각의 상기 m 비트 폭 가산기의 현재 출력은 제1차 다항식 제산기를 형성하기 위해 유한 필드 상수가 곱해진 각각의 상기 가산기의 현재 출력을 입력으로 하는 각각의 상기 레지스터의 출력에 가산된 각각의 상기 가산기로의 현재 입력이 되도록 하기 위해 상기 m 비트 폭 유한 필드 상수 승산기의 입력을 연결하고, 제1차 다항식 제산기의 종속을 형성하기 위해 상기 제1차 다항식 제산기를 함께 결합하는 단계 ; 와 (c)단계 (b)에서 형성된 제1차 다항식 제산기의 종속에 코드워드를 위한 데이터 심볼을 순차 입력하는 단계 ; 와 (d) 각각이 m 비트 폭 가산기인 두 개의 가산기 입력중의 하나로써 복수개의 셀의 각각의 레지스터 출력을 연결하고, 각각의 상기 m비트 폭 가산기의 현재 출력은 유한 필드 상수가 곱해진 각각의 상기 가산기의 현재 입력을 입력으로 하는 각각의 상기 레지스터의 출력에 가산된 각각의 상기 가산기로의 현재 입력이 되도록 하기 위해 상기 m비트 폭 유한 필드 상수 승산기의 입력을 연결하고, 제1차 다항식 승산기의 종속을 형성하기 위해 상기 제1차 다항식 승산기를 함께 결합하는 단계 ; 와 (e) 상기 제1차 다항식 승산기의 종속으로의 입력을 제로로 유지하는 단계 (c)의 데이터 기호와 연관된 중복 기호를 클록 아웃하기 위해 상기 리세트 가능한 레지스터를 클록킹하는 단계로 이루어지고, 리세트 가능 레지스터 및 각각의 유한 필드 승산기에 의해 형성되는 상기 셀들은 제1차 다항식 제산기의 종속에서의 각각의 순서와 반대 순서로 상기 제1차 다항식 승산기의 종속에서 순서화되는 것을 특징으로 하는 방법.
  11. 데이터 기호를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하며 제10항의 단계를 포함하는 방법에 있어서, (f) 별개의 제1차 다항식 제산기를 형성하는 각각의 셀을 m 비트폭 가산기에 연결하는 단계 ; 와 (g) 신드롬을 생성하기 위해 다항식 생성의 인수로 수신된 코드워드를 나누도록 코드워드내에 에러를 가질 수 있는 코드워드를 단계 (f)의 제산기에 제공하는 단계로 이루어지는 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 단계 (d)에서 사용된 가산기는 단계 (b)에서 사용된 가산기와 동일 가사기인 것을 특징으로 하는 방법.
  13. 제10항에 있어서, 단계 (d)에서 사용된 가산기는 단계 (b)에서 사용된 가산기와 상이한 가산기인 것을 특징으로 하는 방법.
  14. 데이터 기호를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하는 제10항의 단계를 포함하는 방법에 있어서, (f) 개별 제1차 다항식 제산기를 형성하는 각각의 셀의 출력이 다음 셀로의 입력에 두 번 가산되도록 하기 위해 m 비트 폭 가산기의 쌍에 각각의 셀을 연결하는 단계 ; 와 (g) 신드롬을 생성하기 위해 다항식 생성의 인수로 수신된 코드워드를 나누기 위해 코드워드 내에 에러를 가질 수 있는 코드워드를 단계 (f)의 제사기에 제공하는 단계로 이루어지는 것을 특징으로 하는 방법.
  15. 제10항에 있어서, 셀의 리세트 가능 레지스터는 셀의 루트가 소정의 코드워드 생성기에 포함하지 않아야 할 때 리세트로 유지되는 것을 특징으로 하는 방법.
  16. 각각의 코드워드(c(x))는 n-k 정도 미만인 정도를 갖는 중복 다항식(r(x))를 얻기 위해 k 정도 미만인 정도를 갖는 데이터 다항식(D(x))을 n-k 정도인 정도를 갖는 생성기 다항식(g(x))으로 나누고 n 정도 미만인 정도를 갖는 c(x)를 산출하기 위해 r(x)를 D(x)에 추가함으로써 형성되며, 각각의 기호는 소정의 복수개의 2진 m 비트를 가지며, 다항식 코드의 코드워드내에 2진 비트 그룹을 포함하느 데이터 기호를 인코딩하는 동안 중복 기호를 생성하는 방법에 있어서, (a) 레지스터, 유한필드 승산기 및 가산기를 갖는 복수개의 셀을 제공하는 단계 ; 와 (b) 제1차 다항식 제산기를 형성하도록 각각의 셀을 연결하며, 제1차 다항식 제산기의 종속을 형성하도록 상기 제1차 다항식 제산기를 함께 연결하는 단계 ; 와 (c) 단계 (b)에서 형성된 제1차 다항식 제산기의 종속에 코드워드를 위한 데이터 기호를 순서대로 입력하는 단계 ; 와 (d) 제1차 다항식 승산기를 형성하도록 각각의 셀을 연결하며, 제1차 다항식 승산기의 종속을 형성하도록 상기 제1차 다항식 승산기를 함께 연결하는 단계 ; 와 (e) 상기 제1차 다항식 승산기의 종속으로의 입력을 제로로 유지하는 단계 (c)의 데이터 기호와 연관된 중복 기호를 클록 아웃하기 위해 상기 리세트 가능한 레지스터를 클록킹하는 단계로 이루어지고, 상기 복수개의 셀의 각각은 제1차 다항식 제산기 및 제1차 다항식 승산기로써 선택적으로 연결될 수 있으며, 상기 레지스터는 제1차 다항식 제산기에서의 각각의 순서와 반대 순서로 상기 제1차 다항식 승산기 종속에서 순서화되는 것을 특징으로 하는 방법.
  17. 데이터 기호를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하며 제16항의 단계를 포함하는 방법에 있어서, (f) 개별 제1차 다항식 제산기를 형성하는 각각의 셀을 m 비트 폭 가산기에 연결하는 단계 ; 와 (g) 신드롬을 생성하기 위해 다항식 생성의 인수로 수신된 코드워드를 나누도록 코드워드내에 에러를 가질 수 있는 코드워드를 단계 (f)의 제산기에 제공하는 단계로 이루어지는 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 단계 (d)에서 사용된 가산기는 단계 (b)에서 사용된 가산기와 동일 가산기인 것을 특징으로 하는 방법.
  19. 데이터 기호를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하며 제16항의 단계를 포함하는 방법에 있어서, (f) 개별 제1차 다항식 제산기를 형성하는 각각의 셀의 출력이 다음 셀로의 입력에 두 번 가산되도록 하기 위해 m 비트 폭 가산기의 쌍에 각각의 셀을 연결하는 단계 ; 와 (g) 신드롬을 생성하기 위해 다항식 생성의 인수로 수신된 코드워드를 나누기 위해 코드워드내에 에러를 가질 수 있는 코드워드를 단계 (f)의 제산기에 제공하는 단계로 이루어지는 것을 특징으로 하는 방법.
  20. 제16항에 있어서, 셀의 리세트 가능 레지스터는 셀의 루트가 소정의 코드워드 생성기에 포함되지 않아야 할 때 리세트로 유지되는 것을 특징으로 하는 방법.
  21. 각각의 코드워드 (c(x))가 n-k 정도 미만인 정도를 갖는 중복 다항식(r(x))를 얻기 위해 k 정도 미만인 정도를 갖는 데이터 다항식 (D(x))을 n-k 정도인 정도를 갖는 생성기 다항식 (g(x))으로 나누고 n 정도 미만인 정도를 갖는 c(x)를 산출하기 위해 r(x)를 D(x)에 추가함으로써 형성되며, 각각의 기호는 소정의 복수개의 2진 m 비트를 가지며, 다항식 코드의 코드워드내에 2진 비트 그룹을 포함하는 데이터 기호를 인코딩하는 동안 중복 기호를 생성하는 장치에 있어서, 레지스터, 유한필드 승산기 및 가산기를 갖는 복수개의 셀 ; 과 상기 제1차 다항식 제산기의 종속으로써 가능하도록 상기 셀을 연결하는 수단 ; 과 상기 제1차 다항식 제산기의 종속에 코드워드를 위한 데이터 기호를 순서대로 입력하는 수단 ; 과 상기 제1차 다항식 승산기 종속으로써 기능하도록 상기 셀을 연결하는 수단 ; 과 상기 제1차 다항식 승산기의 종속으로의 입력을 제로로 유지하여 데이터 기호와 연관된 중복 기호를 클록 아웃하기 위해 상기 리세트 가능한 레지스터를 클록킹하는 수단으로 이루어지고, 상기 셀들은 제1차 다항식 제산기의 종속 및 제1차 다항식 승산기의 종속으로써 기능하도록 선택적으로 연결될 수 있으며, 상기 레지스터들은 제1차 다항식 제산기의 종속에서의 각각의 순서와 반대순서로 기능하도록 상기 제1차 다항식 승산기에서 순서화되는 것을 특징으로 하는 방법.
  22. 데이터 기호를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하며, 각각의 셀은 제1차 다항식 제산기로써 기능하도록 선택적으로 연결할 수 있는 제21항의 장치를 포함하는 장치에 있어서, 별개의 제1차 다항식 제산기를 형성하도록 각각의 셀을 연결하는 수단 ; 과 신드롬중의 하나를 생성하기 위해 수신된 코드워드를 다항식 생성으로 나누도록 코드워드내에 에러를 가질 수 있는 코드워드를 별개의 제1차 다항식 제산기에 제공하는 수단으로 이루어지는 것을 특징으로 하는 장치.
  23. 제21항에 있어서, 셀의 레지스터는 셀의 루트가 소정의 코드워드 생성기에 포함되지 않아야 할 때 리세트로 유지되는 것을 특징으로 하는 장치.
  24. 제21항에 있어서, 각가의 셀은 상기 제1차 다항식 제산기의 종속으로서 기능하도록 상기 셀을 연결하고 상기 제1차 다항식 제산기의 종속의 입력에 상기 레지스터의 내용의 합을 인가함으로써 제1차 다항식 제산기의 종속에서의 각각의 순서와 반대 순서로 기능하도록 상기 제1차 다항식 승산기에서 순서화된 상기 레지스터로 상기 제1차 다항식 승산기의 종속으로서 가능하도록 선택적으로 연결할 수 있는 것을 특징으로 하는 장치.
  25. 각각의 코드워드(c(x))가 n-k 정도 미만인 정도를 갖는 중복 다항식 (r(x))를 얻기 위해 k 정도 미만인 정도를 갖는 데이터 다항식(D(x))을 n-k 정도인 정도를 갖는 생성기 다항식 (g(x))으로 나누고 n 정도 미만인 정도를 갖는 c(x)를 산출하기 위해 r(x)를 D(x)에 추가함으로써 형성되며 각각의 기호는 소정의 복수개의 2진 m 비트를 가지며, 다항식 코드의 코드워드내에 2진 비트 그룹을 포함하는 데이터를 인코딩하는 동안 중복 기호를 생성하는 방법에 있어서, 레지스터, 유한필드 승산기 및 가산기를 갖는 복수개의 셀을 제공하는 단계 ; 와 상기 제1차 다항식 제산기의 종속으로서 기능하도록 상기 셀을 연결하는 단계 ; 와 상기 제1차 다항식 제산기의 종속에 코드워드를 위한 데이터 기호를 순서대로 입력하는 단계 ; 와 상기 제1차 다항식 승산기의 종속으로서 기능하도록 상기 셀을 연결하는 단계 ; 와 상기 제1차 다항식 승산기의 종속으로의 입력을 제로로 유지하여 데이터 기호와 연관된 중복기호를 클록 아웃하기 위해 상기 리세트 가능한 레지스터를 클록킹하는 단계로 이루어지고, 상기 복수개의 셀의 각각은 제1차 다항식 제산기의 종속 및 제1차 다항식 승산기의 종속으로써 기능하도록 선택적으로 연결될 수 있으며, 상기 레지스터들은 제1차 다항식 제산기의 종속에서의 각각의 순서와 반대 순서로 기능하도록 상기 제1차 다항식 승산기에서 순서화되는 것을 특징으로 하는 방법.
  26. 데이터 기호를 인코딩하는 동안 중복 기호를 생성하고 에러를 포함할 수 있는 코드워드를 디코딩하는 동안 신드롬을 생성하며, 각각의 셀은 제1차 다항식 제산기로써 기능하도록 선택적으로 연결할 수 있는 제26항의 단계를 포함하는 방법에 있어서, 별개의 제1차 다항식 제산기를 형성하도록 각각의 셀을 연결하는 단계 ; 와 신드롬중의 하나를 생성하기 위해 수신된 코드워드를 다항식 생성으로 나누도록 코드워드내에 에러를 가질 수 있는 코드워드를 별개의 제1차 다항식 제산기에 제공하는 단계로 이루어지는 것을 특징으로 하는 방법.
  27. 제25항에 있어서, 셀의 레지스터는 셀의 루트가 소정의 코드워드 생성기에 포함되지 않아야 할 때 리세트로 유지되는 것을 특징으로 한는 방법.
  28. 제25항에 있어서, 각각의 셀은 상기 제1차 다항식 제산기의 종속으로서 기능하도록 상기 셀을 연결하고 상기 제1차 다항식 제산기의 종속의 입력에 상기 레지스터의 내용의 합을 인가함으로써 제1차 다항식 제산기의 종속에서의 각각의 순서와 반대 순서로 기능하도록 상기 제1차 다항식 승산기에서 순서화된 상기 레지스터로 상기 제1차 다항식 승산기의 종속으로서 기능하도록 선택적으로 연결할 수 있는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960701461A 1993-09-21 1994-09-20 프로그램 가능 중복/신드롬 생성기(programmable redundancy/syndrome generator) KR960705272A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/124,938 US5473620A (en) 1993-09-21 1993-09-21 Programmable redundancy/syndrome generator
US08/124,938 1993-09-21
PCT/US1994/010668 WO1995008803A2 (en) 1993-09-21 1994-09-20 Programmable redundancy/syndrome generator

Publications (1)

Publication Number Publication Date
KR960705272A true KR960705272A (ko) 1996-10-09

Family

ID=22417508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960701461A KR960705272A (ko) 1993-09-21 1994-09-20 프로그램 가능 중복/신드롬 생성기(programmable redundancy/syndrome generator)

Country Status (7)

Country Link
US (2) US5473620A (ko)
EP (1) EP0720759B1 (ko)
JP (1) JPH09505952A (ko)
KR (1) KR960705272A (ko)
DE (1) DE69429525T2 (ko)
SG (1) SG46513A1 (ko)
WO (1) WO1995008803A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768296A (en) * 1994-07-01 1998-06-16 Quantum Corporation ECC system supporting different-length Reed-Solomon codes whose generator polynomials have common roots
JP3260630B2 (ja) * 1996-07-31 2002-02-25 エヌイーシーマイクロシステム株式会社 定数除算器及び定数除算方法
JPH11196006A (ja) * 1997-12-26 1999-07-21 Nec Corp 並列処理シンドロ−ム計算回路及びリ−ド・ソロモン複合化回路
US6058500A (en) * 1998-01-20 2000-05-02 3Com Corporation High-speed syndrome calculation
US6026420A (en) * 1998-01-20 2000-02-15 3Com Corporation High-speed evaluation of polynomials
US6029186A (en) * 1998-01-20 2000-02-22 3Com Corporation High speed calculation of cyclical redundancy check sums
GB9815618D0 (en) 1998-07-18 1998-09-16 Univ Manchester Treatment of dyskinesia
EP1146650A1 (en) * 2000-04-10 2001-10-17 Hewlett-Packard Company, A Delaware Corporation Error detection for data storage and transmission
US20020104053A1 (en) * 2000-12-15 2002-08-01 Mike Lei In-band FEC encoder for sonet
JP4856848B2 (ja) * 2001-10-11 2012-01-18 アルテラ コーポレイション プログラマブルロジックリソース上のエラー検出
US7219289B2 (en) * 2005-03-15 2007-05-15 Tandberg Data Corporation Multiply redundant raid system and XOR-efficient method and apparatus for implementing the same
US8527851B2 (en) * 2008-08-04 2013-09-03 Lsi Corporation System and method for using the universal multipole for the implementation of a configurable binary Bose-Chaudhuri-Hocquenghem (BCH) encoder with variable number of errors
US8464141B2 (en) * 2008-08-13 2013-06-11 Infineon Technologies Ag Programmable error correction capability for BCH codes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159403A3 (de) * 1984-04-27 1987-11-11 Siemens Aktiengesellschaft Anordnung zur Korrektur von Bündelfehlern in verkürzten zyklischen Blockcodes
JPS62180617A (ja) * 1986-02-04 1987-08-07 Victor Co Of Japan Ltd パリテイ生成回路
US4777635A (en) * 1986-08-08 1988-10-11 Data Systems Technology Corp. Reed-Solomon code encoder and syndrome generator circuit
JPS6356022A (ja) * 1986-08-26 1988-03-10 Victor Co Of Japan Ltd デイジタル記録再生装置
JP2556495B2 (ja) * 1986-12-26 1996-11-20 キヤノン株式会社 符号処理装置
US5325373A (en) * 1986-12-22 1994-06-28 Canon Kabushiki Kaisha Apparatus for encoding and decoding reed-solomon code
JPS63186338A (ja) * 1987-01-28 1988-08-01 Nec Corp 誤り訂正回路
US4782490A (en) * 1987-03-16 1988-11-01 Cythera Corporation Method and a system for multiple error detection and correction
US5107503A (en) * 1987-08-24 1992-04-21 Digital Equipment Corporation High bandwidth reed-solomon encoding, decoding and error correcting circuit
US4868828A (en) * 1987-10-05 1989-09-19 California Institute Of Technology Architecture for time or transform domain decoding of reed-solomon codes
US5185711A (en) * 1989-12-08 1993-02-09 Sony Corporation Apparatus for dividing elements of a finite galois field and decoding error correction codes
US5243604A (en) * 1990-12-18 1993-09-07 Seagate Technology, Inc. On-the-fly error correction
JP2662472B2 (ja) * 1991-06-13 1997-10-15 シャープ株式会社 誤り訂正処理用シンドローム演算回路
US5442578A (en) * 1991-12-12 1995-08-15 Sony Corporation Calculating circuit for error correction
US5444719A (en) * 1993-01-26 1995-08-22 International Business Machines Corporation Adjustable error-correction composite Reed-Solomon encoder/syndrome generator
JP2694792B2 (ja) * 1993-01-27 1997-12-24 日本電気株式会社 誤り位置多項式演算回路
JP2605966B2 (ja) * 1993-02-12 1997-04-30 日本電気株式会社 誤り訂正回路
US5517509A (en) * 1993-03-31 1996-05-14 Kabushiki Kaisha Toshiba Decoder for decoding ECC using Euclid's algorithm
US5465260A (en) * 1993-11-04 1995-11-07 Cirrus Logic, Inc. Dual purpose cyclic redundancy check

Also Published As

Publication number Publication date
WO1995008803A3 (en) 1995-04-13
US5473620A (en) 1995-12-05
EP0720759A4 (en) 1997-01-22
EP0720759B1 (en) 2001-12-19
DE69429525T2 (de) 2002-07-18
SG46513A1 (en) 1998-02-20
EP0720759A1 (en) 1996-07-10
DE69429525D1 (de) 2002-01-31
WO1995008803A2 (en) 1995-03-30
JPH09505952A (ja) 1997-06-10
US5822337A (en) 1998-10-13

Similar Documents

Publication Publication Date Title
US20030192007A1 (en) Code-programmable field-programmable architecturally-systolic Reed-Solomon BCH error correction decoder integrated circuit and error correction decoding method
EP0147041A2 (en) Error protection apparatus
US9203436B2 (en) Error correction in multi-valued (p,k) codes
KR960705272A (ko) 프로그램 가능 중복/신드롬 생성기(programmable redundancy/syndrome generator)
Arazi A commonsense approach to the theory of error correcting codes
US7539918B2 (en) System and method for generating cyclic codes for error control in digital communications
JPH0728227B2 (ja) Ｂｃｈ符号の復号装置
US8103943B2 (en) Symbol reconstruction in Reed-Solomon codes
US6366941B1 (en) Multi-dimensional Galois field multiplier
KR100322739B1 (ko) 유한체연산방법및그장치
JPH1093445A (ja) 誤り位置検出多項式計算装置
JP3614978B2 (ja) ガロア体の除算方法および除算装置
JPH0476540B2 (ko)
US6859905B2 (en) Parallel processing Reed-Solomon encoding circuit and method
Wu et al. Stream cipher by reed-solomon code
US20100031126A1 (en) System and method for using the universal multipole for the implementation of a configurable binary bose-chaudhuri-hocquenghem (BCH) encoder with variable number of errors
Mursanto Generic reed solomon encoder
JPH09307458A (ja) エラー訂正向け多項式評価装置
EP2434650A1 (en) Reed-Solomon encoder with simplified Galois field multipliers
EP0793352A2 (en) Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder
Cargnini et al. Parallel Algebraic Approach of BCH coding in VHDL
KR100192792B1 (ko) 리드 솔로몬 복호기의 다항식 평가 장치
RU2704499C1 (ru) Декодер кода Боуза-Чоудхури-Хоквингема с каноническим декодером Хэмминга
KR970005125B1 (ko) 리드-솔로만 부호기
JPH1065553A (ja) リードソロモン復号化器用多項式評価装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application