JP2605966B2 - 誤り訂正回路 - Google Patents
誤り訂正回路Info
- Publication number
- JP2605966B2 JP2605966B2 JP5024292A JP2429293A JP2605966B2 JP 2605966 B2 JP2605966 B2 JP 2605966B2 JP 5024292 A JP5024292 A JP 5024292A JP 2429293 A JP2429293 A JP 2429293A JP 2605966 B2 JP2605966 B2 JP 2605966B2
- Authority
- JP
- Japan
- Prior art keywords
- polynomial
- order
- error
- divisor
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号の伝送や
記録を再生した際に生じるビット誤りを訂正する誤り訂
正回路に関する。
記録を再生した際に生じるビット誤りを訂正する誤り訂
正回路に関する。
【０００２】
【従来の技術】ユークリッドアルゴリズムとは、被除数
多項式を除数多項式で除算し、その剰余多項式がある条
件を満たした時に、誤り数値多項式および誤り位置多項
式を求めるアルゴリズムである。条件を満たさない時
は、除数多項式を被除数多項式に、剰余多項式を除数多
項式に入れ換え、剰余多項式がある条件を満たすまで繰
り返せば誤り数値多項式および誤り位置多項式が求まる
ことが知られている。
多項式を除数多項式で除算し、その剰余多項式がある条
件を満たした時に、誤り数値多項式および誤り位置多項
式を求めるアルゴリズムである。条件を満たさない時
は、除数多項式を被除数多項式に、剰余多項式を除数多
項式に入れ換え、剰余多項式がある条件を満たすまで繰
り返せば誤り数値多項式および誤り位置多項式が求まる
ことが知られている。
【０００３】ユークリッドアルゴリズムを行う際、初期
時に被除数多項式にＸ2tを、除数多項式にＳ（Ｘ）を設
定する。ここでｔは最大訂正能力数、Ｓ（Ｘ）はシンド
ローム多項式である。ｔ＝４とした時、被除数多項式に
はＸ8 、除数多項式にはシンドローム多項式であるαa
Ｘ7 ＋αb Ｘ6 ＋……＋αc Ｘ＋αd が入力される。こ
の時、次数差は１であり、この除算における剰余多項式
は６次の多項式となる。この時のユークリッドアルゴリ
ズムは、剰余多項式の次数がｔ＝４から４次以下になっ
た時に条件を満たしたことになるが、１回の除算で剰余
多項式の次数は６次であり、条件を満たしていない。よ
って、除数多項式を被除数多項式に、剰余多項式を除数
多項式に入れ換えて再び除算を行う。今度は７次割る６
次の除算であり、２回の除算で剰余多項式は５次とな
る。更に、３回の除算で４次に、４回の除算で３次にな
り、初めて剰余多項式の次数が４次を下回り、条件を満
たしたことになる。この時に誤り数値多項式および誤り
位置多項式が求まり、次の行程でエラーロケーション及
びエラーパターンが求められ、訂正が可能となる。
時に被除数多項式にＸ2tを、除数多項式にＳ（Ｘ）を設
定する。ここでｔは最大訂正能力数、Ｓ（Ｘ）はシンド
ローム多項式である。ｔ＝４とした時、被除数多項式に
はＸ8 、除数多項式にはシンドローム多項式であるαa
Ｘ7 ＋αb Ｘ6 ＋……＋αc Ｘ＋αd が入力される。こ
の時、次数差は１であり、この除算における剰余多項式
は６次の多項式となる。この時のユークリッドアルゴリ
ズムは、剰余多項式の次数がｔ＝４から４次以下になっ
た時に条件を満たしたことになるが、１回の除算で剰余
多項式の次数は６次であり、条件を満たしていない。よ
って、除数多項式を被除数多項式に、剰余多項式を除数
多項式に入れ換えて再び除算を行う。今度は７次割る６
次の除算であり、２回の除算で剰余多項式は５次とな
る。更に、３回の除算で４次に、４回の除算で３次にな
り、初めて剰余多項式の次数が４次を下回り、条件を満
たしたことになる。この時に誤り数値多項式および誤り
位置多項式が求まり、次の行程でエラーロケーション及
びエラーパターンが求められ、訂正が可能となる。
【０００４】
【発明が解決しようとする課題】従来、被除数多項式と
除数多項式を次数差を１次として除算を行ってきたが、
常に１次になると言うわけではない。シンドローム多項
式が７次ではなく、６次、５次、あるいは１次という可
能性も存在している。また、８次割る７次の１次差の除
算を行った結果、剰余多項式の６次の項が“０”とな
り、５次の剰余多項式が出力されることもある。この
時、次の除算は７次割る５次の次数差２次の除算とな
る。従来、これら次数差が２次以上ある時に対する検討
がされておらず、常に１次の除算を行っていたため、誤
動作が生じ、誤った誤り数値多項式、誤り位置多項式を
算出して誤訂正を行ってしまっていた。
除数多項式を次数差を１次として除算を行ってきたが、
常に１次になると言うわけではない。シンドローム多項
式が７次ではなく、６次、５次、あるいは１次という可
能性も存在している。また、８次割る７次の１次差の除
算を行った結果、剰余多項式の６次の項が“０”とな
り、５次の剰余多項式が出力されることもある。この
時、次の除算は７次割る５次の次数差２次の除算とな
る。従来、これら次数差が２次以上ある時に対する検討
がされておらず、常に１次の除算を行っていたため、誤
動作が生じ、誤った誤り数値多項式、誤り位置多項式を
算出して誤訂正を行ってしまっていた。
【０００５】また、訂正能力以上のエラーが存在する
時、例えば５エラーの時、訂正不能という判定を行い、
フラグを出力して次段の行程に処理を任せなければなら
ない。しかし、このままユークリッドアルゴリズムを行
えば、常に被除数多項式と除数多項式の次数差が１次で
あったとすれば、４回の除算により、剰余多項式の次数
は条件を満たしてしまうことになり、誤り数値多項式、
誤り位置多項式が求まってしまう。本来、訂正不能のは
ずなのに誤り数値多項式、誤り位置多項式が求まってし
まっては誤訂正を行ってしまうことになる。
時、例えば５エラーの時、訂正不能という判定を行い、
フラグを出力して次段の行程に処理を任せなければなら
ない。しかし、このままユークリッドアルゴリズムを行
えば、常に被除数多項式と除数多項式の次数差が１次で
あったとすれば、４回の除算により、剰余多項式の次数
は条件を満たしてしまうことになり、誤り数値多項式、
誤り位置多項式が求まってしまう。本来、訂正不能のは
ずなのに誤り数値多項式、誤り位置多項式が求まってし
まっては誤訂正を行ってしまうことになる。
【０００６】本発明の目的は、訂正能力を上回る等、ユ
ークリッドアルゴリズムで出力される誤り数値多項式、
誤り位置多項式が信頼できない場合でも、常に正しい判
定を行い、誤訂正を減らすことができる誤り訂正回路を
提供することにある。
ークリッドアルゴリズムで出力される誤り数値多項式、
誤り位置多項式が信頼できない場合でも、常に正しい判
定を行い、誤訂正を減らすことができる誤り訂正回路を
提供することにある。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成するために、ユークリッドアルゴリズムを用いて誤り
訂正を行う誤り訂正回路において、被除数多項式と除数
多項式の次数差から除数多項式を高次側にシフトする
（次数差−１）次分のシフト量からエラー数を判定し、
更に、求まった誤り位置多項式からエラーロケーション
検出回路において求まるエラーロケーション数との比較
を行い、一致していれば訂正可能として訂正を行い、不
一致であれば訂正不能と判断し、訂正を行わないことを
特徴とする誤り訂正回路とを構成したものである。
成するために、ユークリッドアルゴリズムを用いて誤り
訂正を行う誤り訂正回路において、被除数多項式と除数
多項式の次数差から除数多項式を高次側にシフトする
（次数差−１）次分のシフト量からエラー数を判定し、
更に、求まった誤り位置多項式からエラーロケーション
検出回路において求まるエラーロケーション数との比較
を行い、一致していれば訂正可能として訂正を行い、不
一致であれば訂正不能と判断し、訂正を行わないことを
特徴とする誤り訂正回路とを構成したものである。
【０００８】
【実施例】次に、本発明の一実施例について図１を参照
して説明する。従来、ユークリッドアルゴリズムにおい
て被除数多項式と除数多項式の除算は次数差１次で行わ
れている。それは、初期時に被除数多項式にＸ2tを、除
数多項式にＳ（ｘ）を設定するためである。ここでｔは
最大訂正能力数、Ｓ（Ｘ）はシンドローム多項式であ
る。ｔ＝４とした時、被除数多項式にはＸ８、除数多項
式にはシンドローム多項式であるαa Ｘ7 ＋αb Ｘ6 ＋
……＋αc Ｘ＋αd が入力される。この時、次数差は１
であるので商は１次の多項式、剰余は６次の多項式とし
て出力される。
して説明する。従来、ユークリッドアルゴリズムにおい
て被除数多項式と除数多項式の除算は次数差１次で行わ
れている。それは、初期時に被除数多項式にＸ2tを、除
数多項式にＳ（ｘ）を設定するためである。ここでｔは
最大訂正能力数、Ｓ（Ｘ）はシンドローム多項式であ
る。ｔ＝４とした時、被除数多項式にはＸ８、除数多項
式にはシンドローム多項式であるαa Ｘ7 ＋αb Ｘ6 ＋
……＋αc Ｘ＋αd が入力される。この時、次数差は１
であるので商は１次の多項式、剰余は６次の多項式とし
て出力される。
【０００９】しかし、シンドローム多項式が常に７次の
多項式とは限らない。受信語が（Ｘ＋α7 ）を含んだ多
項式であれば、求まるシンドローム多項式はＳ7 の項が
“０”となり、６次の多項式αe Ｘ6 ＋……＋αf Ｘ＋
αg となる。この時、次数差は２次であるので商は２次
の多項式、剰余は５次の多項式として出力される。
多項式とは限らない。受信語が（Ｘ＋α7 ）を含んだ多
項式であれば、求まるシンドローム多項式はＳ7 の項が
“０”となり、６次の多項式αe Ｘ6 ＋……＋αf Ｘ＋
αg となる。この時、次数差は２次であるので商は２次
の多項式、剰余は５次の多項式として出力される。
【００１０】被除数多項式をＸ8 とし、シンドローム多
項式を７次の多項式α67ｘ7 ＋α13 2 ｘ6 ＋α99ｘ5 ＋
α168 ｘ4 ＋α114 ｘ3 ＋α142 ｘ2 ＋α65ｘ＋α
86と、６次多項式α71ｘ6 ＋α87ｘ5 ＋α47ｘ4 ＋α28
ｘ3 ＋α170 ｘ2 ＋α176 ｘ＋α170 とした場合の除算
例を以下に示す。 ○シンドローム多項式が７次の場合
項式を７次の多項式α67ｘ7 ＋α13 2 ｘ6 ＋α99ｘ5 ＋
α168 ｘ4 ＋α114 ｘ3 ＋α142 ｘ2 ＋α65ｘ＋α
86と、６次多項式α71ｘ6 ＋α87ｘ5 ＋α47ｘ4 ＋α28
ｘ3 ＋α170 ｘ2 ＋α176 ｘ＋α170 とした場合の除算
例を以下に示す。 ○シンドローム多項式が７次の場合
【００１１】
【数１】
【００１２】○シンドローム多項式が６次の場合
【００１３】
【数２】
【００１４】上記の演算からも分かるように、被除数多
項式と除数多項式の次数差により、演算時間に違いが生
じる。これは回路構成においても同じである。次数差が
大きい程、演算時間がかかることになる。
項式と除数多項式の次数差により、演算時間に違いが生
じる。これは回路構成においても同じである。次数差が
大きい程、演算時間がかかることになる。
【００１５】除算回路２構成を図２に示す。被除数多項
式をＲi-2 （Ｘ）、除数多項式Ｒi- 1 （Ｘ）とし、各多
項式の係数成分を以下のようにする。
式をＲi-2 （Ｘ）、除数多項式Ｒi- 1 （Ｘ）とし、各多
項式の係数成分を以下のようにする。
【００１６】 Ｒi-2 （Ｘ）＝ｒ-2，m Ｘm ＋ｒ-2，m-1 Ｘm-1 ＋……
＋ｒ-2，1 Ｘ＋ｒ-2，0 Ｒi-1 （Ｘ）＝ｒ-1，n Ｘn ＋ｒ-1，n-1 Ｘn-1 ＋……
＋ｒ-1，1 Ｘ＋ｒ-1，0 除算を行うには、被除数多項式係数入力１１から順次入
力される被除数多項式の各係数ｒ-2，m ，ｒ-2，m-1 ，
……ｒ-2，1 ，ｒ-2，0 とを除数多項式の最高次係数の
逆数１／ｒ-1，n とを乗算回数Ｇ1tにおいて乗算し、更
にその出力を他の乗算回路に供給して、繰り返し演算を
行うことで除算を行っている。除数多項式が初期時から
７次の多項式なら最高次である７次の項の逆数をとって
乗算回路に供給するが、除数多項式が初期時から６次の
多項式の時、７次の項は“０”なので、６次の項の逆数
をとらなければならない。そのためには６次の項を１次
桁上げし、７次の多項式とみなして逆数をとり演算しな
ければならない。よって、除算を行う前に、被除数多項
式と除数多項式の次数差を検出し、１次差であればその
まま除算回路に供給し、２次以上の差がある場合には除
数多項式を高次側に（次数差−１）分シフトするセレク
タが必要になる。但し、この場合上述の除算例で分かる
通り、次数差が２次以上の時、商多項式が２次以上の多
項式となって出力されてくるため、演算にその分の時間
が必要となる。除算回路においても商多項式は最高次側
から順次求まる構成なので、被除数多項式と除数多項式
の次数差が大きければ大きいほど、商多項式、剰余多項
式が求まるのに時間がかかることになる。そのかかる時
間は被除数多項式と除数多項式の次数差から分かること
なので、除算を行う前に次数差を検出し、除数シフト、
並びに商多項式および剰余多項式出力時間の確認を行う
ことにより、被除数多項式と除数多項式の次数差が幾つ
であろうと正しく除算が行えるようになる。それによ
り、剰余多項式を求めることができ、正しい誤り数値多
項式、誤り位置多項式から訂正が可能となる。
＋ｒ-2，1 Ｘ＋ｒ-2，0 Ｒi-1 （Ｘ）＝ｒ-1，n Ｘn ＋ｒ-1，n-1 Ｘn-1 ＋……
＋ｒ-1，1 Ｘ＋ｒ-1，0 除算を行うには、被除数多項式係数入力１１から順次入
力される被除数多項式の各係数ｒ-2，m ，ｒ-2，m-1 ，
……ｒ-2，1 ，ｒ-2，0 とを除数多項式の最高次係数の
逆数１／ｒ-1，n とを乗算回数Ｇ1tにおいて乗算し、更
にその出力を他の乗算回路に供給して、繰り返し演算を
行うことで除算を行っている。除数多項式が初期時から
７次の多項式なら最高次である７次の項の逆数をとって
乗算回路に供給するが、除数多項式が初期時から６次の
多項式の時、７次の項は“０”なので、６次の項の逆数
をとらなければならない。そのためには６次の項を１次
桁上げし、７次の多項式とみなして逆数をとり演算しな
ければならない。よって、除算を行う前に、被除数多項
式と除数多項式の次数差を検出し、１次差であればその
まま除算回路に供給し、２次以上の差がある場合には除
数多項式を高次側に（次数差−１）分シフトするセレク
タが必要になる。但し、この場合上述の除算例で分かる
通り、次数差が２次以上の時、商多項式が２次以上の多
項式となって出力されてくるため、演算にその分の時間
が必要となる。除算回路においても商多項式は最高次側
から順次求まる構成なので、被除数多項式と除数多項式
の次数差が大きければ大きいほど、商多項式、剰余多項
式が求まるのに時間がかかることになる。そのかかる時
間は被除数多項式と除数多項式の次数差から分かること
なので、除算を行う前に次数差を検出し、除数シフト、
並びに商多項式および剰余多項式出力時間の確認を行う
ことにより、被除数多項式と除数多項式の次数差が幾つ
であろうと正しく除算が行えるようになる。それによ
り、剰余多項式を求めることができ、正しい誤り数値多
項式、誤り位置多項式から訂正が可能となる。
【００１７】次に、請求項１に記載した発明の一実施例
について図３を参照して説明する。ユークリッドアルゴ
リズムにおいて除算回数及び除数多項式のシフト量から
エラー数を知ることができる。ユークリッドアルゴリズ
ムにおける除算の中で、被除数多項式と除数多項式の次
数差が常に１次差であった場合、１回の除算で判定条件
を満たした場合は１エラー、２回の除算で判定条件を満
たした場合は２エラー、ｔ−１回の除算で判定条件を満
たした場合にはｔ−１エラーであると言うことができ
る。また、ｔ回の除算で判定条件を満たした場合はｔ以
上のエラーがあると言うことができる。但し、ｔは最大
訂正能力数である。また、被除数多項式と除数多項式の
次数差が常に１次差でなく、除数多項式を前述のように
高次側へシフトする場合でも、除算回数にシフトした数
を加えることにより、エラー数を把握することができ
る。被除数多項式と除数多項式の次数差が２次で、除数
多項式を高次側に１次シフトして除算した結果、判定条
件を満たした場合、除算回数の１に除数多項式のシフト
量１を加えた２エラーであると判断することができる。
以下に原始多項式のｆ（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ3 ＋Ｘ2
＋１、符号長１６、オール“０”データ（０，０，…
…，０，０）を送信した際に受信したデータ列に誤りが
生じた場合の例を示す。但しＳ（Ｘ）はシンドローム多
項式、Ｑi （Ｘ）は商多項式、Ｒi （Ｘ）は剰余多項
式、i は除算回数である。また、最大訂正能力ｔは４と
する。 例１．１エラー（０，０，……，０，０，α1 ） Ｓ（Ｘ）＝α1 Ｘ7 ＋α1 Ｘ6 ＋α1 Ｘ５ ＋α1 Ｘ4
＋α1 Ｘ3 ＋α1 Ｘ2 ＋α1 Ｘ＋α1 Ｑ1 （Ｘ）＝α254 Ｘ＋α254 Ｒ1 （Ｘ）＝α0 例２．２エラー（０，０，……，０，０，α2 , α1 ） Ｓ（Ｘ）＝α201 Ｘ7 ＋α113 Ｘ6 ＋α192 Ｘ5 ＋α
139 Ｘ4 ＋α101 Ｘ3 ＋α224 Ｘ2 ＋α51Ｘ＋α26 Ｑ1 （Ｘ）＝α54Ｘ＋α221 Ｒ1 （Ｘ）＝α166 Ｘ6 ＋α190 Ｘ5 ＋α107 Ｘ4 ＋α
238 Ｘ3 ＋α20Ｘ2 ＋α72Ｘ＋α247 Ｑ2 （Ｘ）＝α35Ｘ＋α209 Ｒ2 （Ｘ）＝α114 例３．２エラー（０，０，……，０，０，α0 , α7 ） Ｓ（Ｘ）＝α31Ｘ6 ＋α55Ｘ5 ＋α227 Ｘ4 ＋α103 Ｘ
3 ＋α140 Ｘ2 ＋α19 2 Ｘ＋α112 Ｑ1 （Ｘ）＝α224 Ｘ2 ＋α248 Ｘ＋α223 Ｒ1 （Ｘ）＝α168 Ｘ＋α80 例４．４エラー（０，０，……，０，０，α8 , α4 ，
α2 , α1 ） Ｓ（Ｘ）＝α36Ｘ7 ＋α150 Ｘ6 ＋α241 Ｘ5 ＋α120
Ｘ4 ＋α111 Ｘ3 ＋α200 Ｘ2 ＋α209 Ｘ＋α238 Ｑ1 （Ｘ）＝α219 Ｘ＋α78 Ｒ1 （Ｘ）＝α146 Ｘ6 ＋α106 Ｘ5 ＋α3 Ｘ4 ＋α
165 Ｘ3 ＋α166 Ｘ2 ＋α117 Ｘ＋α61 Ｑ2 （Ｘ）＝α145 Ｘ＋α51 Ｒ2 （Ｘ）＝α90Ｘ5 ＋α236 Ｘ4 ＋α54Ｘ3 ＋α198
Ｘ2 ＋α104 Ｘ＋α22 2 Ｑ3 （Ｘ）＝α56Ｘ＋α77 Ｒ3 （Ｘ）＝α26Ｘ4 ＋α98Ｘ3 ＋α133 Ｘ2 ＋α141
Ｘ＋α112 Ｑ4 （Ｘ）＝α64Ｘ＋α239 Ｒ4 （Ｘ）＝α199 Ｘ3 ＋α145 Ｘ2 ＋α204 Ｘ＋α
206 例５．４エラー（０，０，……，０，０，α0 , α45，
α253 , α13） Ｓ（Ｘ）＝α223 Ｘ5 ＋α126 Ｘ4 ＋α42Ｘ3 ＋α37Ｘ
2 ＋α101 Ｘ Ｑ1 （Ｘ）＝α32Ｘ3 ＋α190 Ｘ2 ＋α192 Ｘ＋α244 Ｒ1 （Ｘ）＝α229 Ｘ４ ＋α46Ｘ３ ＋α153 Ｘ２ ＋
α90Ｘ Ｑ2 （Ｘ）＝α249 Ｘ＋α53 Ｒ2 （Ｘ）＝α105 Ｘ3 ＋α155 Ｘ2 ＋α121 Ｘ 例６．５エラー（０，０，……，０，０，α16，α8 ，
α4 ，α2 , α1 ） Ｓ（Ｘ）＝α236 Ｘ7 ＋α166 Ｘ6 ＋α243 Ｘ5 ＋α
207 Ｘ4 ＋α85Ｘ3 ＋α 119 Ｘ2 ＋α239 Ｘ＋α253 Ｑ1 （Ｘ）＝α19Ｘ＋α204 Ｒ1 （Ｘ）＝α168 Ｘ6 ＋α73Ｘ5 ＋α245 Ｘ4 ＋α61
Ｘ3 ＋α165 Ｘ2 ＋α228 Ｘ＋α202 Ｑ2 （Ｘ）＝α68Ｘ＋α229 Ｒ2 （Ｘ）＝α185 Ｘ5 ＋α81Ｘ4 ＋α60Ｘ3 ＋α50Ｘ
2 ＋α6 Ｘ＋α149 Ｑ3 （Ｘ）＝α238 Ｘ＋α254 Ｒ3 （Ｘ）＝α163 Ｘ4 ＋α146 Ｘ3 ＋α81Ｘ2 ＋α
188 Ｘ＋α101 Ｑ4 （Ｘ）＝α22Ｘ＋α85 Ｒ4 （Ｘ）＝α183 Ｘ3 ＋α163 Ｘ2 ＋α144 Ｘ＋α73 例１は１エラーの際の除算である。１回の除算で剰余多
項式の次数は４次より下がり判定条件を満たすので１エ
ラーと判断する。
について図３を参照して説明する。ユークリッドアルゴ
リズムにおいて除算回数及び除数多項式のシフト量から
エラー数を知ることができる。ユークリッドアルゴリズ
ムにおける除算の中で、被除数多項式と除数多項式の次
数差が常に１次差であった場合、１回の除算で判定条件
を満たした場合は１エラー、２回の除算で判定条件を満
たした場合は２エラー、ｔ−１回の除算で判定条件を満
たした場合にはｔ−１エラーであると言うことができ
る。また、ｔ回の除算で判定条件を満たした場合はｔ以
上のエラーがあると言うことができる。但し、ｔは最大
訂正能力数である。また、被除数多項式と除数多項式の
次数差が常に１次差でなく、除数多項式を前述のように
高次側へシフトする場合でも、除算回数にシフトした数
を加えることにより、エラー数を把握することができ
る。被除数多項式と除数多項式の次数差が２次で、除数
多項式を高次側に１次シフトして除算した結果、判定条
件を満たした場合、除算回数の１に除数多項式のシフト
量１を加えた２エラーであると判断することができる。
以下に原始多項式のｆ（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ3 ＋Ｘ2
＋１、符号長１６、オール“０”データ（０，０，…
…，０，０）を送信した際に受信したデータ列に誤りが
生じた場合の例を示す。但しＳ（Ｘ）はシンドローム多
項式、Ｑi （Ｘ）は商多項式、Ｒi （Ｘ）は剰余多項
式、i は除算回数である。また、最大訂正能力ｔは４と
する。 例１．１エラー（０，０，……，０，０，α1 ） Ｓ（Ｘ）＝α1 Ｘ7 ＋α1 Ｘ6 ＋α1 Ｘ５ ＋α1 Ｘ4
＋α1 Ｘ3 ＋α1 Ｘ2 ＋α1 Ｘ＋α1 Ｑ1 （Ｘ）＝α254 Ｘ＋α254 Ｒ1 （Ｘ）＝α0 例２．２エラー（０，０，……，０，０，α2 , α1 ） Ｓ（Ｘ）＝α201 Ｘ7 ＋α113 Ｘ6 ＋α192 Ｘ5 ＋α
139 Ｘ4 ＋α101 Ｘ3 ＋α224 Ｘ2 ＋α51Ｘ＋α26 Ｑ1 （Ｘ）＝α54Ｘ＋α221 Ｒ1 （Ｘ）＝α166 Ｘ6 ＋α190 Ｘ5 ＋α107 Ｘ4 ＋α
238 Ｘ3 ＋α20Ｘ2 ＋α72Ｘ＋α247 Ｑ2 （Ｘ）＝α35Ｘ＋α209 Ｒ2 （Ｘ）＝α114 例３．２エラー（０，０，……，０，０，α0 , α7 ） Ｓ（Ｘ）＝α31Ｘ6 ＋α55Ｘ5 ＋α227 Ｘ4 ＋α103 Ｘ
3 ＋α140 Ｘ2 ＋α19 2 Ｘ＋α112 Ｑ1 （Ｘ）＝α224 Ｘ2 ＋α248 Ｘ＋α223 Ｒ1 （Ｘ）＝α168 Ｘ＋α80 例４．４エラー（０，０，……，０，０，α8 , α4 ，
α2 , α1 ） Ｓ（Ｘ）＝α36Ｘ7 ＋α150 Ｘ6 ＋α241 Ｘ5 ＋α120
Ｘ4 ＋α111 Ｘ3 ＋α200 Ｘ2 ＋α209 Ｘ＋α238 Ｑ1 （Ｘ）＝α219 Ｘ＋α78 Ｒ1 （Ｘ）＝α146 Ｘ6 ＋α106 Ｘ5 ＋α3 Ｘ4 ＋α
165 Ｘ3 ＋α166 Ｘ2 ＋α117 Ｘ＋α61 Ｑ2 （Ｘ）＝α145 Ｘ＋α51 Ｒ2 （Ｘ）＝α90Ｘ5 ＋α236 Ｘ4 ＋α54Ｘ3 ＋α198
Ｘ2 ＋α104 Ｘ＋α22 2 Ｑ3 （Ｘ）＝α56Ｘ＋α77 Ｒ3 （Ｘ）＝α26Ｘ4 ＋α98Ｘ3 ＋α133 Ｘ2 ＋α141
Ｘ＋α112 Ｑ4 （Ｘ）＝α64Ｘ＋α239 Ｒ4 （Ｘ）＝α199 Ｘ3 ＋α145 Ｘ2 ＋α204 Ｘ＋α
206 例５．４エラー（０，０，……，０，０，α0 , α45，
α253 , α13） Ｓ（Ｘ）＝α223 Ｘ5 ＋α126 Ｘ4 ＋α42Ｘ3 ＋α37Ｘ
2 ＋α101 Ｘ Ｑ1 （Ｘ）＝α32Ｘ3 ＋α190 Ｘ2 ＋α192 Ｘ＋α244 Ｒ1 （Ｘ）＝α229 Ｘ４ ＋α46Ｘ３ ＋α153 Ｘ２ ＋
α90Ｘ Ｑ2 （Ｘ）＝α249 Ｘ＋α53 Ｒ2 （Ｘ）＝α105 Ｘ3 ＋α155 Ｘ2 ＋α121 Ｘ 例６．５エラー（０，０，……，０，０，α16，α8 ，
α4 ，α2 , α1 ） Ｓ（Ｘ）＝α236 Ｘ7 ＋α166 Ｘ6 ＋α243 Ｘ5 ＋α
207 Ｘ4 ＋α85Ｘ3 ＋α 119 Ｘ2 ＋α239 Ｘ＋α253 Ｑ1 （Ｘ）＝α19Ｘ＋α204 Ｒ1 （Ｘ）＝α168 Ｘ6 ＋α73Ｘ5 ＋α245 Ｘ4 ＋α61
Ｘ3 ＋α165 Ｘ2 ＋α228 Ｘ＋α202 Ｑ2 （Ｘ）＝α68Ｘ＋α229 Ｒ2 （Ｘ）＝α185 Ｘ5 ＋α81Ｘ4 ＋α60Ｘ3 ＋α50Ｘ
2 ＋α6 Ｘ＋α149 Ｑ3 （Ｘ）＝α238 Ｘ＋α254 Ｒ3 （Ｘ）＝α163 Ｘ4 ＋α146 Ｘ3 ＋α81Ｘ2 ＋α
188 Ｘ＋α101 Ｑ4 （Ｘ）＝α22Ｘ＋α85 Ｒ4 （Ｘ）＝α183 Ｘ3 ＋α163 Ｘ2 ＋α144 Ｘ＋α73 例１は１エラーの際の除算である。１回の除算で剰余多
項式の次数は４次より下がり判定条件を満たすので１エ
ラーと判断する。
【００１８】例２は２エラーの際の除算である。２回の
除算で剰余多項式の次数は４次より下がり判定条件を満
たすので２エラーと判断する。
除算で剰余多項式の次数は４次より下がり判定条件を満
たすので２エラーと判断する。
【００１９】例３は同じく２エラーの際の除算である。
但し、シンドローム多項式の７次の項が“０”になって
おり、被除数多項式と除数多項式に２次の差が生じてい
る。この場合１回の除算で剰余多項式の次数は４次より
下がり判定条件を満たすが、被除数多項式と除数多項式
の次数差を１次にするために除数多項式を高次側に１次
シフトするので、除算回数１にシフト量１を加算して２
とし、２エラーと判断する。
但し、シンドローム多項式の７次の項が“０”になって
おり、被除数多項式と除数多項式に２次の差が生じてい
る。この場合１回の除算で剰余多項式の次数は４次より
下がり判定条件を満たすが、被除数多項式と除数多項式
の次数差を１次にするために除数多項式を高次側に１次
シフトするので、除算回数１にシフト量１を加算して２
とし、２エラーと判断する。
【００２０】例４は４エラーの際の除算である。４回の
除算で剰余多項式の次数は４次より下がり判定条件を満
たすので４エラーと判断する。
除算で剰余多項式の次数は４次より下がり判定条件を満
たすので４エラーと判断する。
【００２１】例５は同じく４エラーの際の除算である。
但し、シンドローム多項式の７次、６次の項が“０”に
なっており、被除数多項式と除数多項式に３次の差が生
じている。この場合２回の除算で剰余多項式の次数は４
次より下がり判定条件を満たすが、１回目の除算におい
て被除数多項式と除数多項式の次数差を１次にするため
除数多項式を高次側に２次シフトするので、除算回数１
にシフト量２を加算して３とし、更に、もう１回の除算
で１を加算して４となるので、４エラーと判断する。
但し、シンドローム多項式の７次、６次の項が“０”に
なっており、被除数多項式と除数多項式に３次の差が生
じている。この場合２回の除算で剰余多項式の次数は４
次より下がり判定条件を満たすが、１回目の除算におい
て被除数多項式と除数多項式の次数差を１次にするため
除数多項式を高次側に２次シフトするので、除算回数１
にシフト量２を加算して３とし、更に、もう１回の除算
で１を加算して４となるので、４エラーと判断する。
【００２２】例６は５エラーの際の除算である。この場
合本来訂正不能のはずであるが、４回の除算で剰余多項
式の次数は４次より下がり判定条件を満たすので４エラ
ーと判断してしまう。よって、この時求まる誤り位置多
項式からエラーロケーションを求め、そのエラーロケー
ション数とユークリッドアルゴリズムの除算で求まった
エラーの数との比較を行う。訂正可能なエラー数であれ
ば除算においてエラー数が分かり、その後求まるエラー
ロケーション数とも一致するはずである。しかし、訂正
能力を越えたエラー数に関しては訂正能力分の除算、或
いは除数多項式のシフトを行うことにより剰余多項式が
次数判定条件を満たしてしまう。この時求まる誤り位置
多項式においてエラーロケーションを求めようとしても
正しいエラーロケーションは求まらず、偶然で生じるエ
ラーロケーションが求まるだけである。この偶然のエラ
ーロケーション数が訂正能力数と一致する確率は極めて
低く、この場合は（１／２５６）4 ×（２５５／２５
６）16-4である。よって実用上の問題は無く、ユークリ
ッドアルゴリズムでの除算回数、及び除数多項式のシフ
ト量から求まるエラー数と、誤り位置多項式から求まる
エラーロケーション数との比較を行い、両方とも同じ値
の時は訂正可能なエラー数と判断して訂正を行い、両方
の値が異なった時は訂正不能と判断し、フラグの出力を
行って次段での処理に任せることにする。
合本来訂正不能のはずであるが、４回の除算で剰余多項
式の次数は４次より下がり判定条件を満たすので４エラ
ーと判断してしまう。よって、この時求まる誤り位置多
項式からエラーロケーションを求め、そのエラーロケー
ション数とユークリッドアルゴリズムの除算で求まった
エラーの数との比較を行う。訂正可能なエラー数であれ
ば除算においてエラー数が分かり、その後求まるエラー
ロケーション数とも一致するはずである。しかし、訂正
能力を越えたエラー数に関しては訂正能力分の除算、或
いは除数多項式のシフトを行うことにより剰余多項式が
次数判定条件を満たしてしまう。この時求まる誤り位置
多項式においてエラーロケーションを求めようとしても
正しいエラーロケーションは求まらず、偶然で生じるエ
ラーロケーションが求まるだけである。この偶然のエラ
ーロケーション数が訂正能力数と一致する確率は極めて
低く、この場合は（１／２５６）4 ×（２５５／２５
６）16-4である。よって実用上の問題は無く、ユークリ
ッドアルゴリズムでの除算回数、及び除数多項式のシフ
ト量から求まるエラー数と、誤り位置多項式から求まる
エラーロケーション数との比較を行い、両方とも同じ値
の時は訂正可能なエラー数と判断して訂正を行い、両方
の値が異なった時は訂正不能と判断し、フラグの出力を
行って次段での処理に任せることにする。
【００２３】
【発明の効果】従来、被除数多項式と除数多項式に２次
以上の次数差があった場合、正しい除算ができずに誤っ
た誤り位置多項式から誤訂正を生じていた。又、訂正能
力数を上回る不能データに対し、除算を繰り返すことに
より判定条件を満たして求まっていた誤り位置多項式か
らも誤訂正を生じていた。
以上の次数差があった場合、正しい除算ができずに誤っ
た誤り位置多項式から誤訂正を生じていた。又、訂正能
力数を上回る不能データに対し、除算を繰り返すことに
より判定条件を満たして求まっていた誤り位置多項式か
らも誤訂正を生じていた。
【００２４】本発明は、除算回数及び除数多項式のシフ
ト量から判断できるエラー数と、エラーロケーションで
求まるエラーロケーションとの比較を行い、一致してい
るかで訂正可能なエラー数かの判断を行うことにより、
誤訂正を減らすことができるという、実用上極めて有用
な誤り訂正回路を提供できる。
ト量から判断できるエラー数と、エラーロケーションで
求まるエラーロケーションとの比較を行い、一致してい
るかで訂正可能なエラー数かの判断を行うことにより、
誤訂正を減らすことができるという、実用上極めて有用
な誤り訂正回路を提供できる。
【図１】請求項１に記載した発明の実施例の構成を示し
たブロック回路図。
たブロック回路図。
【図２】図１の実施例における除算回路のブロック回路
図。
図。
【図３】請求項２に記載した発明の実施例の構成を示し
たブロック回路図。
たブロック回路図。
１ 除数多項式係数入力 ２ 被除数多項式係数入力 ３ 次数検出回路 ４ 除算制御回路 ５ セレクタ群 ６，７，８ セレクタ ９ 除算回路 １０ 剰余多項式係数出力 １１ 被除数多項式係数入力 １２ 商多項式出力 １３ 剰余多項式出力 Ｒ10〜Ｒ1t，Ｒ1r レジスタ Ｇ10〜Ｇ1t 乗算回路 Ｅ10〜Ｅ1t-1 ＥＸＯＲ回路 ２１ ユークリッドアルゴリズム ２２ 除算回数及び次数差検出回路 ２３ エラーロケーション検出回路 ２４ エラーロケーション数検出回路 ２５ 一致検出回路 ２６ 訂正回路
Claims (1)
- 【請求項１】ユークリッドアルゴリズムを用いて誤り訂
正を行う誤り訂正回路において、被除数多項式と除数多項式の次数差から除数多項式を高
次側にシフトする（次数差−１）次分のシフト量からエ
ラー数を判定し、 更に、求まった誤り位置多項式からエラーロケーション
検出回路において求まるエラーロケーション数との比較
を行い、一致していれば訂正可能として訂正を行い、不
一致であれば訂正不能と判断し、訂正を行わないことを
特徴とする誤り訂正回路 。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5024292A JP2605966B2 (ja) | 1993-02-12 | 1993-02-12 | 誤り訂正回路 |
| DE69413444T DE69413444T2 (de) | 1993-02-12 | 1994-02-11 | Fehlerkorrektur unter Verwendung des Euklidschen Algorithmus, wobei die Differenz der Grade von Dividend- und Divisor-Polynomen überprüft wird |
| EP94102137A EP0619654B1 (en) | 1993-02-12 | 1994-02-11 | Error correction using the Euclide algorithm and involving a check on the difference between the degrees of the dividend and divisor polynomials |
| US08/195,082 US5436916A (en) | 1993-02-12 | 1994-02-14 | Error correction by detection of a degree difference between dividend and divisor polynomials used in Euclidean algorithm |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5024292A JP2605966B2 (ja) | 1993-02-12 | 1993-02-12 | 誤り訂正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244740A JPH06244740A (ja) | 1994-09-02 |
| JP2605966B2 true JP2605966B2 (ja) | 1997-04-30 |
Family
ID=12134101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5024292A Expired - Fee Related JP2605966B2 (ja) | 1993-02-12 | 1993-02-12 | 誤り訂正回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5436916A (ja) |
| EP (1) | EP0619654B1 (ja) |
| JP (1) | JP2605966B2 (ja) |
| DE (1) | DE69413444T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473620A (en) * | 1993-09-21 | 1995-12-05 | Cirrus Logic, Inc. | Programmable redundancy/syndrome generator |
| US5615220A (en) * | 1995-01-31 | 1997-03-25 | Philips Electronics North America Corporation | Polynomial divider which can perform Euclid's Algorithm to produce an error locator polynomial from an error syndrome polynomial, and apparatus including the polynomial divider |
| US6374384B1 (en) * | 1996-06-27 | 2002-04-16 | Matsushita Electric Industrial Co., Ltd. | Reed Solomon error correcting circuit and method and device for Euclidean mutual division |
| US6560747B1 (en) * | 1999-11-10 | 2003-05-06 | Maxtor Corporation | Error counting mechanism |
| TW509900B (en) * | 2000-02-29 | 2002-11-11 | Via Tech Inc | Error correction method for correcting errors in digital data |
| US6792569B2 (en) * | 2001-04-24 | 2004-09-14 | International Business Machines Corporation | Root solver and associated method for solving finite field polynomial equations |
| US8392806B2 (en) * | 2009-09-02 | 2013-03-05 | Texas Instruments Incorporated | Method, device, and digital circuitry for providing a closed-form solution to a scaled error locator polynomial used in BCH decoding |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537847A (en) * | 1978-09-08 | 1980-03-17 | Hitachi Ltd | Digital protecting relay |
| US4633470A (en) * | 1983-09-27 | 1986-12-30 | Cyclotomics, Inc. | Error correction for algebraic block codes |
| JPS61273019A (ja) * | 1985-05-27 | 1986-12-03 | Mita Ind Co Ltd | シンドロ−ム計算装置 |
| US5325373A (en) * | 1986-12-22 | 1994-06-28 | Canon Kabushiki Kaisha | Apparatus for encoding and decoding reed-solomon code |
| US4866716A (en) * | 1987-05-15 | 1989-09-12 | Digital Equipment Corporation | Real-time BCH error correction code decoding mechanism |
| US5341385A (en) * | 1987-06-18 | 1994-08-23 | Sony Corporation | Method and apparatus for decoding Reed-Solomon code |
| JPH01101742A (ja) * | 1987-10-14 | 1989-04-19 | Csk Corp | 誤り訂正回路 |
| US5185711A (en) * | 1989-12-08 | 1993-02-09 | Sony Corporation | Apparatus for dividing elements of a finite galois field and decoding error correction codes |
| US5140596A (en) * | 1990-02-20 | 1992-08-18 | Eastman Kodak Company | High speed encoder for non-systematic codes |
| JP3232602B2 (ja) * | 1991-09-06 | 2001-11-26 | ソニー株式会社 | ユークリッドの互除回路 |
| JPH0573271A (ja) * | 1991-09-17 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 除算回路 |
| US5442578A (en) * | 1991-12-12 | 1995-08-15 | Sony Corporation | Calculating circuit for error correction |
| JPH0695854A (ja) * | 1992-09-11 | 1994-04-08 | Yokogawa Electric Corp | 除算演算装置 |
-
1993
- 1993-02-12 JP JP5024292A patent/JP2605966B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-11 DE DE69413444T patent/DE69413444T2/de not_active Expired - Fee Related
- 1994-02-11 EP EP94102137A patent/EP0619654B1/en not_active Expired - Lifetime
- 1994-02-14 US US08/195,082 patent/US5436916A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5436916A (en) | 1995-07-25 |
| EP0619654B1 (en) | 1998-09-23 |
| DE69413444D1 (de) | 1998-10-29 |
| JPH06244740A (ja) | 1994-09-02 |
| EP0619654A3 (en) | 1995-04-05 |
| EP0619654A2 (en) | 1994-10-12 |
| DE69413444T2 (de) | 1999-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426657B1 (en) | Method and apparatus for decoding error correction code | |
| US5157669A (en) | Comparison of an estimated CRC syndrome to a generated CRC syndrome in an ECC/CRC system to detect uncorrectable errors | |
| US6122766A (en) | Reed-Solomon decoder having a three-stage pipeline structure | |
| EP0114938A2 (en) | On-the-fly multibyte error correction | |
| EP0233075A2 (en) | Method and apparatus for generating error detection check bytes for a data record | |
| JP3245119B2 (ja) | 新たな多項式配列構造を採用したリード−ソロモン復号器とその復号方法 | |
| JP2605966B2 (ja) | 誤り訂正回路 | |
| EP1458105B1 (en) | Method and device for decoding of Reed-Solomon codes | |
| JP3352659B2 (ja) | 復号装置及び復号方法 | |
| JP3343857B2 (ja) | 復号装置、演算装置およびこれらの方法 | |
| US6470471B1 (en) | Data error correction apparatus | |
| KR100330642B1 (ko) | 오류정정방법및오류정정장치 | |
| KR20060065452A (ko) | 리드-솔로몬 복호 장치 및 수정된 유클리드 알고리즘연산회로 | |
| JP2907138B2 (ja) | 誤り訂正の演算処理方法及び処理回路 | |
| JP2606647B2 (ja) | 誤り訂正方法 | |
| JP3126973B2 (ja) | 誤り訂正処理装置 | |
| JPH10322226A (ja) | リードソロモン復号方法 | |
| JP2694794B2 (ja) | 誤り訂正処理方法 | |
| JP2600683B2 (ja) | リード・ソロモン符号の復号方法 | |
| JP3583905B2 (ja) | 誤り訂正装置 | |
| JP3099890B2 (ja) | Ｂｃｈ符号の誤り訂正装置 | |
| JP2944813B2 (ja) | 誤り訂正符号の復号装置 | |
| JP2797570B2 (ja) | ユークリッドの互除回路 | |
| JP2567598B2 (ja) | 誤り個数判定方法 | |
| JP2002009634A (ja) | 誤り訂正装置および誤り訂正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960402 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961210 |
|
| LAPS | Cancellation because of no payment of annual fees |