KR960043056A - 반도체 칩의 픽업 방법 및 장치 - Google Patents

반도체 칩의 픽업 방법 및 장치 Download PDF

Info

Publication number
KR960043056A
KR960043056A KR1019960019289A KR19960019289A KR960043056A KR 960043056 A KR960043056 A KR 960043056A KR 1019960019289 A KR1019960019289 A KR 1019960019289A KR 19960019289 A KR19960019289 A KR 19960019289A KR 960043056 A KR960043056 A KR 960043056A
Authority
KR
South Korea
Prior art keywords
chip
chips
pick
camera
image recognition
Prior art date
Application number
KR1019960019289A
Other languages
English (en)
Other versions
KR100235929B1 (ko
Inventor
모또하루 혼다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15108740&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR960043056(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960043056A publication Critical patent/KR960043056A/ko
Application granted granted Critical
Publication of KR100235929B1 publication Critical patent/KR100235929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

결함이 없는 칩을 순서대로 픽업하기 위한 방법이 X-Y 테이블상에 배열된다. 정렬된 복수의 칩은 또 다른 칩의 픽업 작업과 동시에 칩의 선행 이미지 인식을 위한 이미지 데이터를 제공하기 위하여 카메라의 뷰 필드에서 카메라에 의한 관찰된다. 카메라의 이동 방향을 따라서 서로 인접한 세개의 칩의 위치는 뷰 필드에 의하여 둘러 싸여진다. 뷰 필드의 중심에 위치 결정된 특별한 칩의 픽업 작업을 위한 시간동안 선행의 인식은 이미지 데이터를 기초로 특별한 칩의 앞에 인접하게 위치 결정된 선행칩을 위하여 수행되고, 이에 위하여 특별할 칩의 픽업 작업동안 선행 칩의 결함 유무 여부에 대하여 검사가 이루어지다. 선행 칩이 결함이 있는 것으로 판정되며, 선행칩은 다음의 픽업 작업을 위하여 제3의 칩을 위치결정하기 위하여 건너 뛴다.

Description

반도체 칩의 픽업 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일 실시예에 따른 픽업 장치의 블럭도. 제4A, 4B, 4C도는 제3도의 일 실시예에서 이미지 인식 중 카메라의 뷰 필드의 세개의 실시예를 개략적으로 도시하는 도면.

Claims (7)

  1. 제1의 피치에서 최소한 제1의 방향으로 정렬되고 제1~3칩을 포함하는 복수의 칩을 테이블상에 위치 결정하는 단계와, 상기 제1, 2칩을 둘러싸는 카메라의 뷰 필드를 설정하는 단계와, 픽업 위치에서 상기 제1의 칩을 픽업하는 단계와, 상기 제1의 칩의 상기 픽업중에 상기 제2의 칩의 선행 이미지 인식을 수행한은 단계와, 상기 제2의 칩이 상기 선행 이미지 인식을 기초로 결함의 유무를 검사하는 단계와, 상기 제2의 칩이 결함이 없는 것으로 판정되면 상기 픽업 위치에 상기 제2의 칩을 위치 결정하고 픽업하기 위하여 상기 제1의 방향으로 상기 테이블에 대해 상기 카메라를 이동시키는 단계를 포함하는 반도체 칩의 픽업 방법.
  2. 제1항에 있어서, 상기 제2의 칩이 결합이 있는 것으로 판정되면 상기 뷰 필드에 상기 제3의 칩을 위치 결정하기 위하여 상기 제1의 피치의 2배의 간격으로 상기 테이블에 대해 상기 카메라를 이동시키는 단계를 포함하는 픽업 방법.
  3. 제2항에 있어선, 상기 제3의 칩의 이미지 인식을 수행하는 단계와, 상기 제3의 칩의 결합 유무를 검사하는 단계와, 상기 제3의 칩이 결함이 있다면 상기 제1의 피치의 차이로 상기 테이블에 대해 상기 카메라를 이동시키는 단계를 포함하는 픽업 방법.
  4. 제3항에 있어선, 상기 제3의 칩이 결함이 없다면 상기 제3의 칩을 픽업하는 단계와 동시에 상기 제3의 칩에 인접한 상기 복수의 칩중 제4의 칩의 선행 이미지 인식을 수행하는 단계를 또한 포함하는 픽업 방법.
  5. 제1항에 있어서, 상기 선행 이미지 인식은 상기 제2의 칩의 표면상에 결함 마크의 유무와, 상기 제2의 칩의 표면상에 특정의 결함의 유무와, 상기 제2의 칩 자체의 존재 유무 중 최소한 하나에 대해 이루어지는픽업 방법.
  6. 제1의 피치에서 최소한 제1의 방향으로 정렬되고 제1~3칩을 포함하는 복수의 칩을 그위에 장착하기 위한 테이블과, 최소한 상기 제1의 방향으로 상기 테이블을 이동시키기 위한 테이블 드라이브와, 상기 카메라의 뷰 필드에 제1, 2위치에 각각 최소한 제1, 2칩을 관찰하기 위한 카메라와, 장착을 위하여 상기 제1의 위치에 있는 상기 제1의 칩을 픽업하기 위한 픽업 기구와, 상기 픽업 기구에 의하여 픽업 작업중 상기 제2의 위치에 상기 제2의 칩의 선행 이미지 인식을 수행하기 위한 이미지 프로세서를 포함하는 반도체 칩의 픽업 장치.
  7. 제6항에 있어서, 상기 이미지 프로세서는 상기 제2의 칩의 결함 유무를 검하사며, 상기 테이블 드라이브는 상기 제2의 칩에 결함이 있는 것으로 판정되면 상기 제1의 피치의 2배의 간격으로 상기 테이블을 이동시키는 픽업 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960019289A 1995-05-31 1996-05-31 반도체 칩의 픽업 방법 및 장치 KR100235929B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13360695A JP2993398B2 (ja) 1995-05-31 1995-05-31 ピックアップ装置及びピックアップ方法
JP95-133606 1995-05-31

Publications (2)

Publication Number Publication Date
KR960043056A true KR960043056A (ko) 1996-12-21
KR100235929B1 KR100235929B1 (ko) 1999-12-15

Family

ID=15108740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019289A KR100235929B1 (ko) 1995-05-31 1996-05-31 반도체 칩의 픽업 방법 및 장치

Country Status (5)

Country Link
US (1) US5946408A (ko)
JP (1) JP2993398B2 (ko)
KR (1) KR100235929B1 (ko)
SG (1) SG49957A1 (ko)
TW (1) TW312808B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374149B1 (en) * 1998-05-18 2002-04-16 Texas Instruments Incorporated System and method for determining the center of a wafer on a wafer table
JP3384335B2 (ja) * 1998-09-02 2003-03-10 松下電器産業株式会社 自動組立装置および自動組立方法
US6408090B1 (en) * 1998-09-28 2002-06-18 Siemens Production And Logistics System Aktiengesellschaft Method for position recognition of components equipped on a substrate in an automatic equipping unit
JP3488127B2 (ja) * 1999-03-31 2004-01-19 エヌイーシーマシナリー株式会社 微小ワーク片の認識方法及びそれを用いたピックアップ装置
JP2003051531A (ja) * 2001-08-03 2003-02-21 Sanyo Electric Co Ltd チップ部品の取出し方法及び取出し装置
JP4828356B2 (ja) * 2006-08-29 2011-11-30 ヤマハ発動機株式会社 電子部品取出装置、表面実装機、および電子部品取り出し方法
JP5158282B1 (ja) * 2012-08-23 2013-03-06 富士ゼロックス株式会社 搬送装置、半導体素子の搬送方法、半導体素子の製造方法
KR101667488B1 (ko) 2015-06-11 2016-10-19 주식회사 프로텍 반도체 소자 이송장치 및 반도체 소자 이송방법
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
CN112786509B (zh) * 2021-01-26 2024-02-23 江苏优普纳科技有限公司 一种定位***、定位方法及计算设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311724A (ja) * 1986-06-30 1988-01-19 Toa Harbor Works Co Ltd 水と土砂の分離方法及び装置
JPH0810711B2 (ja) * 1986-10-15 1996-01-31 ニチデン機械株式会社 微小ワ−ク片の認識方法
KR910007418B1 (ko) * 1989-04-06 1991-09-25 삼성항공산업 주식회사 칩 이송장치의 픽럽 방법
US5377405A (en) * 1992-07-01 1995-01-03 Yamaha Hatsudoki Kabushiki Kaisha Method for mounting components and an apparatus therefor
JP2554437B2 (ja) * 1992-08-07 1996-11-13 ヤマハ発動機株式会社 部品装着方法及び同装置
US5585738A (en) * 1994-03-31 1996-12-17 Tokyo Electron Limited Probe system having vertical height detection and double focal image pickup coinciding with probe contact in height adjustment

Also Published As

Publication number Publication date
SG49957A1 (en) 1998-06-15
JPH08330391A (ja) 1996-12-13
JP2993398B2 (ja) 1999-12-20
KR100235929B1 (ko) 1999-12-15
US5946408A (en) 1999-08-31
TW312808B (ko) 1997-08-11

Similar Documents

Publication Publication Date Title
US4929845A (en) Method and apparatus for inspection of substrates
JPS6354000A (ja) 電子部品の位置検出装置
KR960043056A (ko) 반도체 칩의 픽업 방법 및 장치
JP2007329266A (ja) チップの実装装置及び実装方法
KR960043055A (ko) 반도체 디바이스의 픽업 장치 및 픽업 방법
JP4403777B2 (ja) 配線パターン検査装置及び方法
KR890018024A (ko) 부품들이 장착된 표면으로 프린트 배선판을 검사하는 장치
JP3170598B2 (ja) 外観検査装置
KR100605451B1 (ko) 패턴 검사 장치
KR0180269B1 (ko) 테이프캐리어패키지의 외관검사장치 및 검사벙법
JP2684656B2 (ja) 電子部品の外観検査方法
JP4669151B2 (ja) 外観検査装置
JP3247302B2 (ja) 半田付け検査装置
JPS62133341A (ja) はんだ付部検査装置
JPH04279041A (ja) パターン欠陥検出方法
JPH04316346A (ja) パターン認識方法
JPS6212200A (ja) チツプ部品搭載機のバツドマ−ク検出装置
KR0141154B1 (ko) 회로기판의 부품장착상태 검사방법
JP3300264B2 (ja) 半導体チップ認識方法
JPH04340740A (ja) 重欠点異物自動検査装置及び検査方法
JPS6157838A (ja) 外観検査方法
JPH03208400A (ja) 電子部品検査装置および電子部品実装装置
JP2002296016A (ja) プリント回路板の保護層形状認識方法及び検査方法
JPH07175522A (ja) 位置合せ装置と位置合せ方法及びベアボ−ドテスタ
JPH0981717A (ja) 半田ブリッジの検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee