KR960026847A

KR960026847A - Capacitor Manufacturing Method of Semiconductor Device

Info

Publication number: KR960026847A
Application number: KR1019940039023A
Authority: KR
Inventors: 이하열
Original assignee: 김주용; 현대전자산업 주식회사
Priority date: 1994-12-29
Filing date: 1994-12-29
Publication date: 1996-07-22

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체 기판 상부에 소자분리절연막, 게이트전극 및 불순물 확산영역을 순차적으로 형성하고 그 상부에 하부절연층을 형성한 다음, 마스크를 이용하여 다수의 홈을 형성하고 단차피복비가 우수한 도전층을 전체표면상부에 형성한 다음, 저장전극마스크를 이용한 식각공정으로 상기 도전층을 식각함으로써 표면적이 증가된 저장전극을 형성하고, 후공정에서 전체표면상부에 유전체막과 플레이트전극을 순차적으로 형성하여 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성함으로써 반도체소자의 고집적화를 가능하게 하고 이에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor device, in which a device isolation insulating film, a gate electrode, and an impurity diffusion region are sequentially formed on a semiconductor substrate, and a lower insulating layer is formed thereon, and then a plurality of grooves are formed by using a mask. And forming a conductive layer having excellent step coverage ratio on the entire surface, and then etching the conductive layer by an etching process using a storage electrode mask to form a storage electrode having an increased surface area, and a dielectric on the entire surface in a later process. By forming a film and a plate electrode sequentially to form a capacitor having a capacitance sufficient for high integration, it is possible to achieve high integration of the semiconductor device and thereby improve the reliability of the semiconductor device.

Description

반도체 소자의 캐패시터 제조방법Capacitor Manufacturing Method of Semiconductor Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2A도 및 제2B도는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도, 제3A도 및 제3B도는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.2A and 2B are cross-sectional views illustrating a capacitor manufacturing process of a semiconductor device according to a first embodiment of the present invention, and FIGS. 3A and 3B illustrate a capacitor manufacturing process of a semiconductor device according to a first embodiment of the present invention. Shown cross section.

Claims

반도체기판 상부에 하부절연층을 형성하는 공정과 마스크를 이용하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀과, 다수의 홈을 형성하는 공정과, 전체표면상부에 도전층을 형성하는 공정과, 저장전극마스크를 이용하여 상기 도전층을 식각함으로써 표면적이 증가된 저장전극을 형성하는 반도체소자의 캐패시터 제조방법.Forming a lower insulating layer over the semiconductor substrate, forming a contact hole exposing a predetermined portion of the semiconductor substrate using a mask, forming a plurality of grooves, forming a conductive layer over the entire surface, And forming a storage electrode having a surface area increased by etching the conductive layer using a storage electrode mask.

제1항에 있어서, 상기 마스크는 콘택홀을 형성하는 콘택마스크와 홈을 형성하는 별도의 마스크가 사용된 것을 그 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the mask comprises a contact mask for forming a contact hole and a separate mask for forming a groove.

제1항에 있어서, 상기 홈은 상기 하부절연층에 형성된 구조물이 노출되지 않도록 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the groove is formed so that the structure formed on the lower insulating layer is not exposed.

제1항에 있어서, 상기 도전층은 다결정실리콘막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the conductive layer is formed of a polycrystalline silicon film.

게이트전극이 형성된 반도체기판 상부에 층간절연막을 형성하는 공정과, 상기 층간절연막 상부에 하부절연층을 형성하는 공정과, 마스크를 이용한 식각공정으로 콘택홀과 다수의 홈을 형성하는 공정과, 전체표면상부에 도전층을 형성하는 공정과, 저장전극마스크를 이용한 식각공정을 실시함으로써 표면적이 증가된저장전극을 형성하는 고정을 포함한 반도체소자의 캐패시터 제조방법.Forming an interlayer insulating film on the semiconductor substrate on which the gate electrode is formed, forming a lower insulating layer on the interlayer insulating film, forming a contact hole and a plurality of grooves by etching using a mask, and an entire surface A method for manufacturing a capacitor of a semiconductor device, comprising a step of forming a conductive layer on the upper portion and an etching process using a storage electrode mask to form a storage electrode having an increased surface area.

제5항에 있어서, 상기 마스크는 콘택홀을 형성하는 콘택마스크와 홈을 형성하는 별도의 마스크가 사용된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 5, wherein the mask comprises a contact mask forming a contact hole and a separate mask forming a groove.

제5항에 있어서, 상기 홈은 상기 층간절연막이 노출시키는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.6. The method of claim 5, wherein the groove is exposed by the interlayer insulating film.

제5항에 있어서, 상기 도전층은 다결정실리콘막으로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 5, wherein the conductive layer is formed of a polycrystalline silicon film.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.