KR960019602A - 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법 - Google Patents

자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR960019602A
KR960019602A KR1019940029931A KR19940029931A KR960019602A KR 960019602 A KR960019602 A KR 960019602A KR 1019940029931 A KR1019940029931 A KR 1019940029931A KR 19940029931 A KR19940029931 A KR 19940029931A KR 960019602 A KR960019602 A KR 960019602A
Authority
KR
South Korea
Prior art keywords
metal
gate
substrate
insulating
aligned
Prior art date
Application number
KR1019940029931A
Other languages
English (en)
Other versions
KR0135024B1 (en
Inventor
이경호
배윤규
편광의
김경수
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR94029931A priority Critical patent/KR0135024B1/ko
Priority to JP6315387A priority patent/JP2673109B2/ja
Priority to US08/358,886 priority patent/US5496779A/en
Publication of KR960019602A publication Critical patent/KR960019602A/ko
Application granted granted Critical
Publication of KR0135024B1 publication Critical patent/KR0135024B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명에 의하면, 서로 상이한 제1의 소정의 온도(T1)와 제2의 소정의 온도(T2) (T1＞T2)에서 절연막을 기판의 표면에 이중으로 차례로 증착시킨 뒤 감광막으로 게이트 부위만을 개방하는 패터닝으로 수행하여 건식식각하게 되면, 상부의 제2절연막이 하부의 제1절연막보다 식각율이 높은 이유로 제1절연막까지 식각하여 게이트 부위의 기판이 노출될 시점에는 제2절연막이 측면으로 과잉식각되어 감광막과 하부의 제1절연막 사이에 공간을 형성하게 된다.
다음에, 감광막을 제거하고 스퍼터링 방식으로 내열성 게이트 금속을 증착한 뒤 제2절연막 상부의 금속으로부터 게이트 부위의 금속을 분리하기 위해 조절된 건식식각을 수행한 후 불산에서 질화막을 녹이는 리프트-오프를 수행하면 제2절연막의 측면 식각 공간과 제1절연막의 게이트 부위에 노출된 기판 표면에 증착된 게이트 금속이 T자 형상으로 잔류하게 된다. 이 T-게이트를 N+이온주입시 마스크로서 사용하여 자기 정렬된 N+층을 형성하면 게이트와 오옴 전극 사이의 간격을 줄일 수 있어 소자의 소오스 저항을 줄이고 고집적화에 기여할 수 있다.

Description

자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도의 (A) 내지 (N)은 본 발명에 따른 자기 정렬형 T-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법을 공정 순서대로 나타낸 단면도.

Claims (5)

  1. 금속반도체 전계효과 트랜지스터(MESFET)를 제조하는 방법에 있어서; 반절연 갈륨비소 기판(101) 위에, 감광막(102)으로 N채널을 패터닝한 후 규소를 이온주입하여 채널(103)을 형성하는 단계와; 상기 감광막(102)을 제거하고, 플라스마 촉진 화학 증착법(PECVD)으로, 상기 채널(103)이 형성된 상기 기판(101)의 상부 표면 전체 위에, 제1의 소정의 온도(T1)에서 그리고 상기 제1의 소정의 온도보다 상대적으로 낮은 제2의 소정의 온도(T2)에서, 각각 제1절연막(104)과 제2절연막(105)을 순차로 증착하는 단계와; 감광막(106)을 도포하여 게이트 패턴을 형성한 후, 이 패턴을 사용하여 반응성 이온 식각(RIE) 방법으로 상기 제2 및 제1절연막(105,104)을 순차로 건식식각하는 단계와; 감광막(106)을 제거하고, 식각된 상기 제2 및 제1절연막의 상부 전면에 스퍼터링 방법으로 내열성 금속(107a)을 증착하는 단계와; 상기 내열성 금속(107a)의 게이트 부위로 연결된 부분을 단절시킬 정도로 조절된 RIE를 실시하는 단계와; 기판을 불산(HF)에 담궈 상기 제1 및 제2절연막(104,105)이 선택적으로 식각되게 함으로써 상기 제1 및 제2절연막 상부의 내열성 금속이 리프트-오프되게 하여 T차 형의 게이트 금속(107)만을 잔류시키는 단계와; 감광막(108)을 도포하여 채널 패턴을 형성한 후, 이 패턴과 게이트 부위의 상기 T-게이트 금속(107)을 마스크로서 사용하여 기판에 규소이온을 주입하여 자기 정렬형 오음전극용 고농도의 이온주입 영역(109)을 형성하고 상기 감광막(108)을 제거하는 단계와; 주입된 규소 이온을 전기적으로 활성화시키기 위한 열처리시, 기판으로부터 비소가 증발되는 것을 방지하기 위하여, 기판의 모든 표면에 제3절연막(110)을 증착한 후 급속 열처리하는 단계와; 활성화를 위한 금속 열처리가 완료된 후에는, 상기 제3절연막(110)을 제거하고, 감광막(111)으로 오음전극 패턴을 형성하는 단계와; 오음전극 패턴 위에, 열증착 장비를 사용하여, 오음전극용 금속(112)을 증착하고, 기판을 아세톤에 담궈 상기 감광막(111)이 제거되도록 하는 것에 의해 감광막 상부의 금속이 리프트-오프되게 하여 오음전극에 형성하는 단계를; 포함하는 것을 특징으로 하는 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 제1의 소정의 온도(T1)은 300~350℃이고, 상기 제2의 소정의 온도(T2)는 100~200℃인 것을 특징으로 하는 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 제2 및 제1절연막(105,104)의 식각 후에, 상기 채널(103)을 리세스 식각하는 단계를 부가적으로 포함하는 것을 특징으로 하는 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법.
  4. 제2항 또는 제3항에 있어서, 게이트 금속으로서 이용되는 상기 내열성 금속(107a)은 규화텅스텐(WSix)이나 질화텅스텐(WNx)이 사용되는 것을 특징으로 하는 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 금속 열처리는 약 900~950℃의 온도에서 약 10초간 수행되는 것을 특징으로 하는 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR94029931A 1994-11-15 1994-11-15 Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor KR0135024B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR94029931A KR0135024B1 (en) 1994-11-15 1994-11-15 Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor
JP6315387A JP2673109B2 (ja) 1994-11-15 1994-12-19 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法
US08/358,886 US5496779A (en) 1994-11-15 1994-12-19 Method for fabricating a self-aligned T-gate metal semiconductor field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR94029931A KR0135024B1 (en) 1994-11-15 1994-11-15 Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor

Publications (2)

Publication Number Publication Date
KR960019602A true KR960019602A (ko) 1996-06-17
KR0135024B1 KR0135024B1 (en) 1998-04-20

Family

ID=19397951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR94029931A KR0135024B1 (en) 1994-11-15 1994-11-15 Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor

Country Status (3)

Country Link
US (1) US5496779A (ko)
JP (1) JP2673109B2 (ko)
KR (1) KR0135024B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366422B1 (ko) * 1998-10-29 2003-04-23 주식회사 하이닉스반도체 금속트랜지스터제조방법
KR101063924B1 (ko) * 2010-07-21 2011-09-14 한국전기연구원 전력용 ｍｏｓｆｅｔ의 자기정렬식 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824575A (en) * 1994-08-22 1998-10-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3336487B2 (ja) * 1995-01-30 2002-10-21 本田技研工業株式会社 高周波トランジスタのゲート電極形成方法
KR0161201B1 (ko) * 1995-10-23 1998-12-01 양승택 T형 게이트와 자기정렬 ldd 구조를 갖는 전계효과 트랜지스터의 제조방법
JPH09283621A (ja) * 1996-04-10 1997-10-31 Murata Mfg Co Ltd 半導体装置のｔ型ゲート電極形成方法およびその構造
US6159781A (en) * 1998-10-01 2000-12-12 Chartered Semiconductor Manufacturing, Ltd. Way to fabricate the self-aligned T-shape gate to reduce gate resistivity
US6284613B1 (en) * 1999-11-05 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method for forming a T-gate for better salicidation
US6596598B1 (en) 2000-02-23 2003-07-22 Advanced Micro Devices, Inc. T-shaped gate device and method for making
US6333229B1 (en) 2000-03-13 2001-12-25 International Business Machines Corporation Method for manufacturing a field effect transitor (FET) having mis-aligned-gate structure
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6458640B1 (en) * 2001-06-04 2002-10-01 Anadigics, Inc. GaAs MESFET having LDD and non-uniform P-well doping profiles
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
KR101473675B1 (ko) 2008-07-07 2014-12-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102054674B (zh) * 2009-10-29 2012-09-26 中芯国际集成电路制造(上海)有限公司 金属栅电极和金属栅电极的制作方法
RU2633724C1 (ru) * 2016-07-06 2017-10-17 Российская Федерация, от имени которой выступает Государственная корпорация по космической деятельности "РОСКОСМОС" (Госкорпорация "РОСКОСМОС") Способ изготовления СВЧ полевого мощного псевдоморфного транзистора

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59184572A (ja) * 1983-04-04 1984-10-19 Nec Corp 半導体装置の製造方法
JPH077767B2 (ja) * 1986-05-27 1995-01-30 日本電信電話株式会社 化合物半導体の熱処理方法
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
JPH04130619A (ja) * 1990-09-20 1992-05-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04223342A (ja) * 1990-12-26 1992-08-13 Mitsubishi Electric Corp 半導体装置のゲート電極とその製造方法
US5182218A (en) * 1991-02-25 1993-01-26 Sumitomo Electric Industries, Ltd. Production methods for compound semiconductor device having lightly doped drain structure
JPH04291732A (ja) * 1991-03-20 1992-10-15 Hitachi Ltd 電界効果トランジスタの製造方法
JPH0575139A (ja) * 1991-09-12 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5334542A (en) * 1991-11-27 1994-08-02 Oki Electric Industry Co., Ltd. Method of forming T-shaped electrode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366422B1 (ko) * 1998-10-29 2003-04-23 주식회사 하이닉스반도체 금속트랜지스터제조방법
KR101063924B1 (ko) * 2010-07-21 2011-09-14 한국전기연구원 전력용 ｍｏｓｆｅｔ의 자기정렬식 제조방법

Also Published As

Publication number Publication date
JP2673109B2 (ja) 1997-11-05
KR0135024B1 (en) 1998-04-20
JPH08148507A (ja) 1996-06-07
US5496779A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
KR960019602A (ko) 자기 정렬형 티-게이트 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
KR920002090B1 (ko) 전계효과 트랜지스터의 제조방법
US4745082A (en) Method of making a self-aligned MESFET using a substitutional gate with side walls
KR900008277B1 (ko) 전계효과 트랜지스터의 제조방법
EP0322243B1 (en) Process of manufacture of a gallium arsenide field effect transistor
US5314833A (en) Method of manufacturing GaAs metal semiconductor field effect transistor
JPH0324060B2 (ko)
KR100223736B1 (ko) 반도체 소자 제조 방법
US5011785A (en) Insulator assisted self-aligned gate junction
KR930007197B1 (ko) 내열성 자기정렬 게이트 GaAs MESFET의 제조방법
KR100194601B1 (ko) 금속반도체 전계효과 트랜지스터의 제조방법
EP0220605B1 (en) Method of making self-aligned gaas digital integrated circuits
JPS60115268A (ja) 半導体装置の製造方法
KR100295652B1 (ko) 반도체소자의살리사이드제조방법
KR100244273B1 (ko) 반도체소자 제조방법
JPH0257340B2 (ko)
KR0170338B1 (ko) 반도체 장치의 게이트 패턴 형성방법
KR940010561B1 (ko) Mesfet 반도체 장치 제조방법
JP2667840B2 (ja) 化合物半導体装置の製造方法
JP2001085448A (ja) 半導体装置およびその製造方法
KR920007357B1 (ko) 내열성 게이트를 이용한 갈륨비소 반도체 소자의 제조방법
KR100591176B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR940004262B1 (ko) 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법
JP2652657B2 (ja) ゲート電極形成方法
JPS59119764A (ja) 電界効果型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee