JP2667840B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JP2667840B2 JP2667840B2 JP62297549A JP29754987A JP2667840B2 JP 2667840 B2 JP2667840 B2 JP 2667840B2 JP 62297549 A JP62297549 A JP 62297549A JP 29754987 A JP29754987 A JP 29754987A JP 2667840 B2 JP2667840 B2 JP 2667840B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- silicon oxide
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は化合物半導体装置の製造方法、とくにガリウ
ム・ヒ素を用いた集積回路の製造方法に係り、とくにゲ
ート・リーク電流の少ない電界効果トランジスタの製造
法を提供するものである。 〔従来の技術〕 従来化合物半導体集積回路に用いられる電界効果トラ
ンジスタの製造法は、例えば特開昭58-157172号に記載
されているように、窒化ケイ素膜などの絶縁性の耐熱性
被膜を被着して熱処理する工程を含んでいた。 〔発明が解決しようとする問題点〕 上記従来技術では第２図（ａ）に示すようにGaAs基板
１にイオン注入で導電層２を形成した後耐熱性被膜３を
被着して熱処理を行ない、不純物を活性化する。次いで
第２図（ｂ）に示すように耐熱性被膜を除去して、TiN,
WSiなどの耐熱性金属４を被着し、次いで第２図（ｃ）
のように該耐熱性金属を加工してゲート電極５を形成し
ていた。 上記従来技術ではゲート電極５は導電層２以外に基板
１と直接接触する構造が形成されていた。このため、基
板−ゲート電極の不要なリーク電流（ゲートリーク電
流）が多いという問題があつた。また、この問題を避け
るため第３図（ａ）に示すように第２図に示したと同様
の第３図（ａ）の状態で熱処理し、この熱処理後に耐熱
性被膜を導電層の部分のみを除去する方法も考えられる
が、この方式でもフオトレジスト・パターンに合わせ誤
差があるため、導電層と耐熱性被膜の穴の位置は一致せ
ず、第３図（ｃ）の丸印のようにゲート電極５が基板１
と接触することは避けられずゲートリーク電流の問題が
残る。本発明の目的はゲートリーク電流の少ない電界効
果トランジスタを有する化合物半導体装置の製造方法を
提供するものである。 〔問題点を解決するための手段〕 上記目的は、ゲート電極と基板が接触しない構造とな
るように、熱処理の際に互に選択的にエツチングが可能
な複数の耐熱性被膜を用いることにより達成される。 〔作用〕 すなわちイオン注入に先立ち、耐熱性被膜である窒化
ケイ素膜および酸化ケイ素膜を積層被着した後、酸化ケ
イ素膜の所定の部分を除去して窒化ケイ素膜を露出させ
る。しかる後、イオン注入を行えば、酸化ケイ素膜が除
去された部分のみに窒化ケイ素膜を貫通して不純物がイ
オン注入される。この後熱処理を行ない、酸化ケイ素膜
のみを選択的に除去すれば、第３図（ｃ）の構造が、導
電層２と耐熱性被膜３の穴の位置がずれることなく形成
される。この後ゲート電極５を形成すればゲート電極５
と基板１が接触することがない。 〔実施例〕 以下実施例により本発明を説明する。 まず、第１図により本発明の参考例を説明する。半絶
縁性GaAs基板１に、第１図（ａ）に示すように窒化ケイ
素膜６を2000Åの厚さに被着した後所定の部分をフオト
レジストをマスクとしてCF4ガスを用いてエツチング除
去した。次いで第１図（ｂ）のように該窒化ケイ素膜を
マスクとしてSiイオンを注入し、導電層２を形成した。
次いで第１図（ｃ）のように酸化ケイ素膜７を3000Å被
着して800℃の温度で熱処理を行ない、注入されたSiイ
オンの活性化を行なつた。次いで第１図（ｄ）のように
弗酸を用いて酸化ケイ素のみを選択的に除去し、ケイ化
タングステン膜８を被着し、第１図（ｅ）のようにゲー
ト電極５を形成した。このような方法では導電層２と窒
化ケイ素膜６の穴の位置はほぼ完全に一致するので、ゲ
ート電極５が基板１に接触することがなくなる。 〔実施例１〕 第４図は本発明による実施例１を説明する図である。
第４図（ａ）に示すように半絶縁性GaAs基板１上に窒化
ケイ素膜６および酸化ケイ素膜７を積層被着した。次い
で、第４図（ｂ）のようにフオトレジストをマスクとし
て弗酸を用いて酸化ケイ素膜７のみを部分的に除去し、
露出した窒化ケイ素膜６を貫通してSiイオンを注入し、
導電層２を形成した。次いで800℃で熱処理した後第４
図（ｃ）のように、酸化ケイ素膜７をマスクとして窒化
ケイ素６をCF4ガスを用いてエツチング除去した。次い
で酸化ケイ素膜７のみを弗酸で選択除去し、ケイ化タン
グステン膜８を被着すれば第１図（ｄ）と同様な構造が
得られ、次いでケイ化タングステン膜８を加工すれば、
第１図（ｅ）と同様、ゲート電極５が基板１に接触しな
い構造が得られる。 この方法ではイオン注入工程でGaAs結晶が露出してお
らず、不純物汚染を防止することが容易となる。 〔発明の効果〕 以上のように本発明によれば、ゲート電極が導電層の
みと接し、基板部とは接触しない構造を形成できるた
め、ゲートリーク電流の少ない電界効果トランジスタを
得ることができる。 また本実施例によれば酸化ケイ素膜と窒化ケイ素膜を
耐熱性膜に用いたが、他に酸化アルミニウム膜，窒化ア
ルミニウム等、互に選択エツチング可能な複数の耐熱性
膜の組合せなら使用可能である。また基板としてGaAs結
晶を用いたが、シヨツトキーゲート電極電界効果トラン
ジスタを用いた集積回路を形成することのできるGaP,In
P,GaAlAs等にも適用することができるのは勿論である。
ム・ヒ素を用いた集積回路の製造方法に係り、とくにゲ
ート・リーク電流の少ない電界効果トランジスタの製造
法を提供するものである。 〔従来の技術〕 従来化合物半導体集積回路に用いられる電界効果トラ
ンジスタの製造法は、例えば特開昭58-157172号に記載
されているように、窒化ケイ素膜などの絶縁性の耐熱性
被膜を被着して熱処理する工程を含んでいた。 〔発明が解決しようとする問題点〕 上記従来技術では第２図（ａ）に示すようにGaAs基板
１にイオン注入で導電層２を形成した後耐熱性被膜３を
被着して熱処理を行ない、不純物を活性化する。次いで
第２図（ｂ）に示すように耐熱性被膜を除去して、TiN,
WSiなどの耐熱性金属４を被着し、次いで第２図（ｃ）
のように該耐熱性金属を加工してゲート電極５を形成し
ていた。 上記従来技術ではゲート電極５は導電層２以外に基板
１と直接接触する構造が形成されていた。このため、基
板−ゲート電極の不要なリーク電流（ゲートリーク電
流）が多いという問題があつた。また、この問題を避け
るため第３図（ａ）に示すように第２図に示したと同様
の第３図（ａ）の状態で熱処理し、この熱処理後に耐熱
性被膜を導電層の部分のみを除去する方法も考えられる
が、この方式でもフオトレジスト・パターンに合わせ誤
差があるため、導電層と耐熱性被膜の穴の位置は一致せ
ず、第３図（ｃ）の丸印のようにゲート電極５が基板１
と接触することは避けられずゲートリーク電流の問題が
残る。本発明の目的はゲートリーク電流の少ない電界効
果トランジスタを有する化合物半導体装置の製造方法を
提供するものである。 〔問題点を解決するための手段〕 上記目的は、ゲート電極と基板が接触しない構造とな
るように、熱処理の際に互に選択的にエツチングが可能
な複数の耐熱性被膜を用いることにより達成される。 〔作用〕 すなわちイオン注入に先立ち、耐熱性被膜である窒化
ケイ素膜および酸化ケイ素膜を積層被着した後、酸化ケ
イ素膜の所定の部分を除去して窒化ケイ素膜を露出させ
る。しかる後、イオン注入を行えば、酸化ケイ素膜が除
去された部分のみに窒化ケイ素膜を貫通して不純物がイ
オン注入される。この後熱処理を行ない、酸化ケイ素膜
のみを選択的に除去すれば、第３図（ｃ）の構造が、導
電層２と耐熱性被膜３の穴の位置がずれることなく形成
される。この後ゲート電極５を形成すればゲート電極５
と基板１が接触することがない。 〔実施例〕 以下実施例により本発明を説明する。 まず、第１図により本発明の参考例を説明する。半絶
縁性GaAs基板１に、第１図（ａ）に示すように窒化ケイ
素膜６を2000Åの厚さに被着した後所定の部分をフオト
レジストをマスクとしてCF4ガスを用いてエツチング除
去した。次いで第１図（ｂ）のように該窒化ケイ素膜を
マスクとしてSiイオンを注入し、導電層２を形成した。
次いで第１図（ｃ）のように酸化ケイ素膜７を3000Å被
着して800℃の温度で熱処理を行ない、注入されたSiイ
オンの活性化を行なつた。次いで第１図（ｄ）のように
弗酸を用いて酸化ケイ素のみを選択的に除去し、ケイ化
タングステン膜８を被着し、第１図（ｅ）のようにゲー
ト電極５を形成した。このような方法では導電層２と窒
化ケイ素膜６の穴の位置はほぼ完全に一致するので、ゲ
ート電極５が基板１に接触することがなくなる。 〔実施例１〕 第４図は本発明による実施例１を説明する図である。
第４図（ａ）に示すように半絶縁性GaAs基板１上に窒化
ケイ素膜６および酸化ケイ素膜７を積層被着した。次い
で、第４図（ｂ）のようにフオトレジストをマスクとし
て弗酸を用いて酸化ケイ素膜７のみを部分的に除去し、
露出した窒化ケイ素膜６を貫通してSiイオンを注入し、
導電層２を形成した。次いで800℃で熱処理した後第４
図（ｃ）のように、酸化ケイ素膜７をマスクとして窒化
ケイ素６をCF4ガスを用いてエツチング除去した。次い
で酸化ケイ素膜７のみを弗酸で選択除去し、ケイ化タン
グステン膜８を被着すれば第１図（ｄ）と同様な構造が
得られ、次いでケイ化タングステン膜８を加工すれば、
第１図（ｅ）と同様、ゲート電極５が基板１に接触しな
い構造が得られる。 この方法ではイオン注入工程でGaAs結晶が露出してお
らず、不純物汚染を防止することが容易となる。 〔発明の効果〕 以上のように本発明によれば、ゲート電極が導電層の
みと接し、基板部とは接触しない構造を形成できるた
め、ゲートリーク電流の少ない電界効果トランジスタを
得ることができる。 また本実施例によれば酸化ケイ素膜と窒化ケイ素膜を
耐熱性膜に用いたが、他に酸化アルミニウム膜，窒化ア
ルミニウム等、互に選択エツチング可能な複数の耐熱性
膜の組合せなら使用可能である。また基板としてGaAs結
晶を用いたが、シヨツトキーゲート電極電界効果トラン
ジスタを用いた集積回路を形成することのできるGaP,In
P,GaAlAs等にも適用することができるのは勿論である。
【図面の簡単な説明】
第１図は本発明の参考例、第４図は本発明の実施例１を
示す図、第２図および第３図は従来例を示す図である。 １……GaAs基板、２……導電層、３……耐熱性被膜、４
……耐熱性金属、５……ゲート電極、６……窒化ケイ素
膜、７……酸化ケイ素膜、８……ケイ化タングステン
膜。
示す図、第２図および第３図は従来例を示す図である。 １……GaAs基板、２……導電層、３……耐熱性被膜、４
……耐熱性金属、５……ゲート電極、６……窒化ケイ素
膜、７……酸化ケイ素膜、８……ケイ化タングステン
膜。
Claims (1)
- (57)【特許請求の範囲】 １．半絶縁性GaAs基板上に窒化ケイ素膜および酸化ケイ
素膜をこの順序で積層被着する工程と、上記酸化ケイ素
膜の一部を除去して上記窒化ケイ素膜を露出させる工程
と、該窒化ケイ素膜の露出部を貫通してイオン注入する
工程と、上記窒化ケイ素膜および上記酸化ケイ素膜で積
層被覆された状態で上記イオン注入された不純物を熱処
理により活性化する工程と、該活性化工程後に上記窒化
ケイ素膜の露出部を除去して上記イオン注入部を露出す
る工程と、該窒化ケイ素膜の露出部の除去工程後に上記
酸化ケイ素膜を全て除去する工程と、上記除去工程によ
り露出された上記イオン注入部および上記窒化ケイ素膜
上に電界効果トランジスタのゲート電極を被覆形成する
工程を有することを特徴とする化合物半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62297549A JP2667840B2 (ja) | 1987-11-27 | 1987-11-27 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62297549A JP2667840B2 (ja) | 1987-11-27 | 1987-11-27 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01140715A JPH01140715A (ja) | 1989-06-01 |
| JP2667840B2 true JP2667840B2 (ja) | 1997-10-27 |
Family
ID=17847979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62297549A Expired - Lifetime JP2667840B2 (ja) | 1987-11-27 | 1987-11-27 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667840B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112658A (ja) * | 1982-12-20 | 1984-06-29 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
-
1987
- 1987-11-27 JP JP62297549A patent/JP2667840B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01140715A (ja) | 1989-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| GB2040564A (en) | Method of fabricating MOSFETs | |
| JP2667840B2 (ja) | 化合物半導体装置の製造方法 | |
| KR960004087B1 (ko) | 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법 | |
| KR100448087B1 (ko) | 트랜지스터의스페이서제조방법 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JP2974839B2 (ja) | 半導体装置の製造方法 | |
| KR100451756B1 (ko) | 반도체소자및그제조방법 | |
| KR100334869B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JP2567845B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0213929B2 (ja) | ||
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPH0257340B2 (ja) | ||
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2001110912A (ja) | 半導体装置の製造方法 | |
| JPH01119071A (ja) | 化合物半導体電界効果トランジスタ | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH0221136B2 (ja) | ||
| JPS62126631A (ja) | コンタクト電極の形成方法 | |
| JPS58158968A (ja) | 半導体装置の製造法 | |
| JPH0783026B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH01233775A (ja) | Ｍｅｓ型半導体装置の製造方法 |