KR960016535A - 에이치디티브이(hdtv)의 영상 포맷 변환장치 - Google Patents

에이치디티브이(hdtv)의 영상 포맷 변환장치 Download PDF

Info

Publication number
KR960016535A
KR960016535A KR1019940026832A KR19940026832A KR960016535A KR 960016535 A KR960016535 A KR 960016535A KR 1019940026832 A KR1019940026832 A KR 1019940026832A KR 19940026832 A KR19940026832 A KR 19940026832A KR 960016535 A KR960016535 A KR 960016535A
Authority
KR
South Korea
Prior art keywords
signal
output
lines
pixels
input
Prior art date
Application number
KR1019940026832A
Other languages
English (en)
Other versions
KR0147209B1 (ko
Inventor
최종식
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940026832A priority Critical patent/KR0147209B1/ko
Priority to US08/544,877 priority patent/US5835150A/en
Publication of KR960016535A publication Critical patent/KR960016535A/ko
Application granted granted Critical
Publication of KR0147209B1 publication Critical patent/KR0147209B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 HDTV의 영상 포맷 변환장치에 관한 것으로, 특히 하나의 단일 클럭만을 이용하여 영상 포맷을 변환시키기 위한 것이다.
이를 위해 본 발명은 전송되는 데이타를 디코딩하여 영상 데이타, 영상포맷정보, 영상구조(Picture Structure)정보, 입력 주파수 동기신호(IFS), 입력 수직 동기신호(IVS), 및 입력 라인 동기신호(ILS)를 출력하는 디코더(10), 상기 디코더(10)로부터 출력되는 영상포맷정보와 입력 주파수 동기신호(IFS), 및 디스플레이 포맷에 따라 외부로부터 입력되는 디스플레이 포맷 신호(PROG)를 이용하여 입력되는 영상 포맷과 디스플레이되는 영상 포맷의 형태에 따라 디스플레가 라인 동기신호(DLS), 디스플레이 수직 동기신호(DVS), 프로세스 라인 동기신호(PLS), 및 프로세스 수직 동기신호(PVS)를 출력하는 동기신호 발생수단(100), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)와 프로세스 수직 동기신호(PVS)를 이용하여 상기 디코더(10)로부터 출력되는 영상 데이타, 영상 포맷정보, 및 영상 구조(Picture Structure)정보를 입력으로 영상 포맷의 블랭킹(Blanking)영역을 변환하는 블랭킹 영역 변환수단(20), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)와 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 디스플레이 포맷에 따라 상기 블랭킹 영역 변환수단(20)으로부터 출력되는 영상 신호를 순차주사 방식의 영상
신호로 변환하는 IPC(Interlace to Progressive Conversion)수단(30), 상기 동기 신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)와 상기 디코더(10)로부터 출력되는 영상 포맷 정보를 이용하여 상기 IPC수단(30)으로부터 출력되는 영상신호를 해당하는 영상 포맷 형태로 변환하기 위해 수직 방향으로 다운 샘플링하는 VDS(Vertical Down Sampling)수단(40), 상기 동기 신호 발생수단(100)으로부터 출력되는 프로세서라인 동기신호(PLS)와 상기 디코더(10)로부터 출력되는 영상 포맷 정보를 이용하여 상기 IPC수단(30)으로부티 출력되는 영상신호를 비월 주사 방식의 영상신호로 변환하는 PIC(Progressive to InterLace Conversion)수단(50), 상기 VDS수단(40)과 IPC수단(50)으로부터 출력되는 영상신호 중에서 디스플레이 포맷에 따라 하나를 선택하여 출력하는 제1멀티플랙서(60), 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 디스플레이 포맷에 따라 상기 제1멀티플렉서(60)로부터 출력되는 영상신호를 해당하는 영상 포맷 형태로 변환하기 위해 수평 방향으로 다운 샘플링하는 HDS(Horizontal Down Sampling)수단(70), 상기 동기 신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS), 프로세스 수직 동기신호(PVS), 디스플레이 라인 동기신호(DLS), 및 디스플레이 수직 동기신호(DVS)와 상기 VDS 수단(40), PIC 수단(50), 및 HDS 수단(70)으로부터 출력되는 제어신호를 이용하여 상기 디코더(10)로부터 출력되는 영상 포맷정보와 디스플레이 포맷에 따라 상기 HDS 수단(70)으로부터 출력되는 영상신호의 프레임을 60Hz로 변환하는 프레임을 변환수단(80), 및 상기 프레임을 변환수단(80)으로부터 출력되는 영상신호를 디스플레이 포맷에 따라 수평방향으로 업 샘플링하는 HUS(Horizontal Up Sampling) 수단(90)으로 구성된다.
따라서, 본 발명은 단일 클럭을 사용하여 영상신호의 영상포맷을 변환시키므로 클럭간의 간섭으로 인해 나타나는 노이즈가 발생되지 않으며 클럭을 발생시키는 장치의 부하가 줄어드는 효과가 있다.

Description

에이치디티브이(HDTV)의 영상 포맷 변환장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 영상포맷 변환장치의 구성도,
제2도는 영상포맷에 의한 영상신호의 구조도,
제3도는 제1도의 블랭킹 변환부로부터 출력되는 영상신호의 구조도.

Claims (64)

  1. 전송되는 데이타를 디코딩하여 영상 데이타, 영상포맷정보, 영상 구조(Picture Structuro)정보, 입력 주파수 동기신호(IFS), 입력 수직 동기신호(IVS), 및 입력 라인 동기신호(ILS)를 출력하는 디코더(10), 상기 디코더(10)로부터 출력되는 영상포맷정보와 입력 주파수 동기신호(IFS), 및 디스플레이 포맷에 따라 외부로부터 입력되는 디스플레이 포맷 신호(prog)를 이용하여 입력되는 영상 포맷과 디스플레이되는 영상 포맷의 형태에 따라 디스플레이 라인 동기신호(DLS), 디스플레이 수직 동기신호(DVS), 프로세스 라인 동기신호(PLS), 및 프로세스 수직 동기신호(PVS)를 출력하는 동기신호 발생수단(100)와, 상기 디코더와 동기신호발생부로부터 출력되는 정보값을 이용하여 입력되는 영상신호를 프레임을 60Hz의 순차주사 또는 프레임을 60Hz의 비월주사방식의 영상포맷으로 변환하는 포맷(FOnnat)변환부로 구성되는 HDTV의 영상 포맷 변환장치.
  2. 제1항에 있어서, 상기 포맷변환부는 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기 신호(PLS)와 프로세스 수직 동기신호(PVS)를 이용하여 상기 디코더(10)로부터 출력되는 영상 데이타, 영상 포맷정보, 및 영상 구조(Picture Struoture)정보를 입력으로 영상 포맷의 블랭킹(Blanking)영역을 변환하는 블랭킹 영역 변환수단(20), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)와 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 디스플레이 포맷에 따라 상기 블랭킹 영역 변환수단(20)으로부터 출력되는 영상 신호를 순차주사 방식의 영상신호로 변환하는 IPC(Interlace to Progressive Conversion)수단(30), 상기 동기 신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기(PLs)와 상기 디코더(10)로부터 출력되는 영상 포맷 정보를 이용하여 상기 IPC수단(30)으로부터 출력되는 영상신호를 해당하는 영상 포맷 형태로 변환하기 위해 수직 방향으로 다운 샘플링하는 VDS(Vertical Down Sampling)수단(40), 상기 동기 신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)와 상기 디코더(10)로부터 출력되는 영상 포맷 정보를 이용하여 상기 IPC수단(30)으로부터 출력되는 영상신호를 비월 주사 방식의 영상신호로 변환하는 PIC(Procressive to Interlace Conversion)수단(50), 상기 VDS 수단(40)과 IPC 수단(50)으로부터 출력되는 영상신호 증에서 디스플레이 포맷에 따라 하나를 선택하여 출력하는 제1멀티플렉서(60), 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 디스플레이 포맷에 따라 상기 제1멀티플렉서(60)로부터 출력되는 영상신호를 해당하는 영상 포맷 형태로 변환하기 위해 수평 방향으로 다운 샘플링하는 HDS(HORizontal Down Sampling)수단(70), 상기 동기 신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS), 프로세스 수직 동기신호(PVS), 디스플레이 라인 동기신호(DLS), 및 디스플레이 수직 동기 신호(DVS)와 상기 VDS 수단(40), PIC 수단(50), 및 HDS 수단(70)으로부터 출력되는 제어신호를 이용하여 상기 디코더(10)로부터 출력되는 영상 포맷정보와 디스플레이 포맷에 따라 상기 HDS 수단(70)으로부터 출력되는 영상신호의 프레임율을 60Hz로 변환하는 프레임을 변환수단(80), 및 상기 프레임을 변환수단(80)으로부터 출력되는 영상신호를 디스플레이 포맷에 따라 수평방향으로 업 샘믈령하는 HUS(HORizontal Up Sampling)수단(90)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  3. 제1항에 있어서, 상기 디코더(10)로부터 출력되는 영상신호는 액티브 영역과 블랭킹 영역으로 이루어지는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  4. 제1항에 있어서, 상기 디코더(10)로부터 출력되는 영상신호는 787/788라인×1600화소, 787/788라인×3200화소, 787/788라인×4000화소, 562/563라인×2240화소, 1125라인×2240화소, 및 1125라인×2280화소로 형성된 영상포맷으로 이루어지는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  5. 제4항에 있어서, 상기 블랭킹 영역 변환수단(20)은 562/563라인×2240화소로 형성된 영상포맷으로 이루어진 영상신호를 1125라인×2240화소로 형성된 영상포맷으로 이루어진 영상신호로 변환하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  6. 제5항에 있어서, 상기 1125라인×2240화소로 형성된 영상포맷으로 이루어진 영상신호는 1080라인×1920화소로 구성된 액티브 영역을 포함하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  7. 제4항에 있어서, 상기 블랭킹 영역 변환수단(20)은 1125라인X2280화소로 형성된 영상포맷으로 이루어지는 영상신호를 1125/1687/1688×2240화소로 형성된 영상포맷으로 이루어진 영상신호로 변환하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  8. 제7항에 있어서, 1125/1687/16888×2240화소로 형성된 영상포맷으로 이루어진 영상신호는 1080라인×1920화소로 구성된 액티브 영역을 포함하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  9. 제1항에 있어서, 상기 입력 주파수 동기신호(IFS)는 입력 수직 동기신호(IVS)의 주기의 4배의 주기를 갖는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치,
  10. 제3항에 있어서, 상기 동기신호 발생수단(100)은 외부로부터 입력되는 기준클럭을 이용하여 1600라인 동기신호를 발생시키는 1600라인 동기신호 발생수단(110), 외부로부터 입력되는 기준클럭을 이용하여 상기 2240라인 동기신호를 발생시키는 2240라인 동기신호 발생수단(120), 상기 1600라인 동기신호 발생수단(110)과 2240라인 동기신호 발생수단(120)으로부터 출력되는 라인 동기신호 중에서 디스플레이 포맷에 따라 하나를 선택하여 디스플레이 라인 동기신호(DLS)로 출력하는 제2멀티플렉서(101), 상기 1600라인 동기신호 발생수단(110)으로부터 출력되는 신호를 이용하여 787/788 디스플레이 수직 동기신호(787/788 DVS)를 발생시키는 787/788 디스플레이 수직동기신호 발생수단(130), 상기 2200라인 동기신호 발생수단(120)으로부터 출력되는 신호를 이용하여 562/563 디스플레이 수직 동기신호(562/563 DVS)를 발생시키는 563/563 디스플레이 수직동기신호 발생수단(140), 상기 787/787 디스플레이 수직동기신호 발생수단(130)과 562/563 디스플레이 수직동기 신호 발생수단(140)으로부터 출력되는 디스플레이 수직동기신호 중에서 디스를레이 포맷에 따라 하나를 선택하여 디스플레이 수직 동기신호(DVS)로 출력하는 제3멀티플렉서(102), 상기 디코더(10)로부터 출력되는 영상포맷정보에 따라 720라인으로 이루어진 영상신호인지 1080라인으로 이루어진 영상신호인지를 판단하는 720/1080라인 선택수단(180), 상기 720/1080라인 선택수단(180)의 제어에 따라 1600라인 동기신호 발생수단(110)과 2240라인 동기신호 발생수단(120)으로부터 출력되는 1600 및 2240 라인동기신호 중에서 하나를 선택하여 프로세스 라인 동기신호(PLS)로 출력하는 제4멀티플렉서(103), 상기 디코더(10)로부터 출력되는 영상포맷정보에 따라 787/788 디스플레이 수직동기신호 발생수단(130)으로부터 출력되는 787/788 디스플레이 수직동기신호(787/788 DVS)를 이용하여 720프로세스 수직동기신호(720 PVS)를 발생시키는 720 프로세스 수직동기 신호 발생수단(150), 상기 디코더(10)로부터 출력되는 영상포맷정보에 따라 562/563 디스플레이 수직동기 신호 발생수단(140)으로부터 출력되는 562/563 디스플레이 수직동기신호(562/563 DVS)를 이용하여 1080프로세스 수직동기신호(1080 PVS)를 발생시키는 1080 프로세스 수직동기 신호 발생수단(160), 상기 720/1080 선택수단(180)의 제어에 따라 720 프로세스 수직동기 신호 발생수단(150)과 1080 프로세스 수직 동기신호 발생수단(160)으로부터 출력되는 720 및 1080 프로세스 수직동기 신호(720 PVS,1080 PVS)중에서 하나를 선택하여 프로세스 수직동기신호(PVS)로 출력하는 제5멀티플렉서(104), 및 상기 디코더(10)로부터 출력되는 입력 주파수 동기신호(IFS)의 상승 에지를 검출하여 상기 1600라인 동기신호 발생수단(110), 2240라인 동기신호 발생수단(120), 787/788디스플레이 수직동기신호 발생수단(130), 562/563디스플레이 수직동기신호 발생수단(140), 720 프로세스 수직동기 신호 발생수단(150), 및 1080 프로세스 수직 동기 신호 발생수단(160)을 리셋시키는 리셋 제어수단(170)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  11. 제10항에 있어서, 상기 1600라인 동기신호는 기준 클럭이 1280 클럭 발생되는 동안 액티브 영역임을 나타내는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  12. 제10항에 있어서, 상기 2240라인 동기신호는 기준클럭이 1920클럭 발생되는 동안 액티브 영역임을 나타내는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  13. 제11항에 있어서, 상기 787/788 디스플레이 수직 동기신호는 상기 1600라인 동기신호가 720개 발생되는 동안 액티브 영역임을 나타내는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  14. 제12항에 있어서, 상기 562/563 디스플레이 수직 동기신호는 상기 2240라인 동기신호가 540개 발생되는 동안 액티브 영역임을 나타내는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  15. 제10항에 있어서, 상기 1600라인 동기신호 발생수단(110)은 외부로부터 입력되는 기준 클럭을 카운팅하는 11비트 카운터(111), 상기 11비트 카운터(111)로부터 출력되는 신호를 ‘1600’로 비교하는 제1비교기(112), 상기 제1비교기(112)로부터 출력되는 신호와 상기 리셋 제어수단(170)로부터 출력되는 리셋신호를 논리합하여 상기 11비트 카운터(11)의 클리어 입력으로 하는 OR게이트(115), 상기 11비트 카운터(11)로부터 출력되는 신호를 ‘0’과 비교하는 제2비교기(113), 상기 11비트 카운터(111)로부터 출력되는 신호를 ‘280’과 비교하는 제3비교기(114), 및 상기 제2비교기(113)로부터 출력되는 신호를 세트 입력으로 하고 상기 제3비교기(114)로부터 출력되는 신호를 리셋 입력으로 하고 외부로부터 입력되는 기준 클럭을 클럭입력으로 하여 1600라인 동기신호를 출력하는 플립플롭(116)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  16. 제10항에 있어서, 상기 2240라인 동기신호 발생수단(120)은 외부로부터 입력되는 기준 클럭을 카운팅하는 12비트 카운터(121), 상기 128비트 카운터(121)로부터 출력되는 신호를 ‘2240’과 비교하는 제1비교기(122), 상기 제1비교기(122)로부터 출력되는 신호와 상기 리셋 제어수단(170)로부터 출력되는 리셋신호를 논리합하여 상기 12비트 카운터(121)의 클리어 입력으로 하는 OR게이트(125), 상기 12비트 카운터(11)로부터 출력되는 신호를 ‘0’과 비교하는 제2비교기(123), 상기 12비트 카운터(121)로부터 출력되는 신호를 ‘1920’과 비교하는 제3비교기(124), 및 상기 제2비교기(123)로부터 출력되는 신호를 세트 입력으로 하고 상기 제3비교기(124)로부터 출력되는 신호를 리셋 입력으로 하고 외부로부터 입력되는 기준 콜릭을 클럭입력으로 하여 2240라인 동기신호를 출력하는 플립플롭(126)으로 구성되는 것을 특징으로 하는 에이치디티브이(HDTV)의 영상 포맷 변환장치.
  17. 제10항에 있어서, 상기 787/788 디스플레이 수직 동기신호 발생수단(130)은 상기 1600라인 동기신호 발생수단(110)으로부터 출력되는 1600라인 동기신호를 카운팅하는 11비트 카운터(131), 상기 11비트 카운터(131)로부터 출력되는 신호를 ‘1575’와 비교하는 제1비교기(132), 상기 제1비교기(132)로부터 출력하는 신호와 상기 리셋 제어수단(170)으로부터 출력되는 리셋신호를 논리합하여 상기 11비트 카운터(131)의 클리어 입력으로 하는 제1OR게이트(135), 상기 11비트 카운트(131)로부터 출력되는 신호를 ‘0’과 비교하는 제2비교기(133), 상기 11비트 카운트(131)로부터 출력되는 신호를 ‘787’과 비교하는 제3비교기(134), 상기 11비트 카운트(131)로부터 출력되는 신호를 ‘720’과 비교하는 제4비교기(137), 상기 11비트 카운트(131)로부터 출력되는 신호를 ‘1507’과 비교하는 제5비교기(138), 상기 제2 및 제3비교기(133,134)로부터 출력되는 신호를 논리합하는 제2OR게이트(136), 상기 제4 및 제5비교기(137,138)로부터 출력되는 신호를 논리합하는 제3OR게이트(139), 및 상기 제2OR게이트(136)로부터 출력되는 신호를 세트 입력으로 하고 상기 제3OR게이트(139)로부터 출력되는 신호를 리셋 입력으로 하고 상기 1600라인 동기신호 발생수단(110)으로부터 출력되는 1600 라인 동기 신호를 클럭입력으로 하여 787/788 디스플레이 수직동기신호를 출력하는 플립플롭(1391)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  18. 제10항에 있어서, 상기 562/563 디스플레이 수직 동기신호 발생수단(140)은 상기 2240라인 동기신호 발생수단(120)으로부터 출력되는 2240라인 동기신호를 카운팅하는 11비트 카운터(141), 상기 11비트 카운터(141)로부터 출력되는 신호를 ‘1125’와 비교하는 제1비교기(142), 상기 제1비교기(142)로부터 출력하는 신호와 상기 리셋 제어수단(170)으로부터 출력되는 리셋신호를 논리합하여 상기 11비트 카운터(141)의 클리어 입력으로 하는 제1OR게이트(145), 상기 11비트 카운트(141)로부터 출력되는 신호를 ‘0’과 비교하는 제2비교기(143), 상기 11비트 카운트(141)로부터 출력되는 신호를 ‘562’과 비교하는 제3비교기(144), 상기 11비트 카운트(141)로부터 출력되는 신호를 ‘540’과 비교하는 제4비교기(147), 상기 11비트 카운트(141)로부터 출력되는 신호를 ‘1102’과 비교하는 제5비교기(148), 상기 제2 및 제3비교기(143,144)로부터 출력되는 신호를 논리합하는 제2OR게이트(146), 상기 제4 및 제5비교기(147,148)로부터 출력되는 신호를 논리합하는 제3OR게이트(149), 및 상기 제2OR게이트(146)로부터 출력되는 신호를 세트 입력으로 하고 상기 제3OR게이트(149)로부터 출력되는 신호를 리셋 입력으로 하고 상기 2240라인 동기신호 발생수단(120)으로부터 출력되는 2240 라인 동기신호를 클럭입력으로 하여 562/563 디스플레이 수직동기신호를 출력하는 플립플롭(1491)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  19. 제10항에 있어서, 상기 720 프로세스 수직동기신호 발생수단(150)은 상기 787/788 디스플레이 수직동기 신호 발생수단(130)으로부터 출력되는 787/788 디스플레이 수직동기신호(787/788 DVS)를 카운팅하는 4비트 카운터(151), 상기 디코더(10)로부터 출력되는 영상포맷정보에 따라 상기 4비트 카운터(151)로부터 출력되는 신호를 720 마스킹 처리하여 출력되는 720 마스킹 수단(152), 및 상기 787/788 디스플레이 수직동기신호 발생수단(130)으로부터 출력되는 787/788 디스플레이 수직동기신호(787/788 DVS)와 상기 720 마스킹 수단(152)으로부터 출력되는 신호를 논리곱하는 AND게이트(153)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  20. 제17항에 있어서, 상기 4비트 카운트(151)는 ‘0’으로부터 ‘9’까지만을 카운팅하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  21. 제19항에 있어서, 상기 720 마스킹수단(152)은 입력되는 영상 포맷 정보에 따라 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상 신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되고, 상기 4비트 카운터(151)로부터 출력되는 신호가 홀수인 경우, 및 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788 라인×4000화소로 형성되고, 상기 4비트 카운터(151)로부터 출력되는 신호가 ‘2,4,7,9’인 경우에는 1을 출력하고, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되고, 상기 카운터(151)로부터 출력되는 신호가 짝수인 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되고, 상기 카운터(151)로부터 출력되는 신호가 ‘0,1,3,5,6,8’인 겅우, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되는 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우에는 ‘0’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  22. 제10항에 있어서, 상기 1080 프로세스 수직동기신호 발생수단(160)은 상기 리셋 제어수단(170)으로부터 출력되는 리셋신호를 클리어 입력으로 하고 상기 562/563 디스플레이 수직동기신호 발생수단(140)으로부터 출력되는 562/563 디스플레이 수직동기신호(562/563 DVS)를 카운팅하는 4비트 카운터(167), 상기 4비트 카운터(167)로부터 출력되는 신호를 외부로부터 입력되는 기준클럭에 따라 래치시키는 래치(168), 상기 디코더(10)로부터 출력되는 영상포맷정보에 따라 상기 4비트 카운터(167)로부터 출력되는 신호를 1080마스킹 처리하여 출력하는 1080마스킹수단(169), 상기 디코더(10)로부터 출력되는 영상포맷정보에 따라 상기 래치(168)로부터 출력되는 신호를 1080 클리어 마스킹 처리하여 출력하는 1080클리어 마스킹수단(191), 상기 562/563 디스플레이 수직동기신호 발생수단(140)으로부터 출력되는 562/563 디스플레이 수직동기신호(562/563DVS)의 상승에지를 검출하는 상승에지 검출수단(193), 상기 1080 클리어 마스킹수단(191)과 상승에지 검출수단(193)으로부터 출력되는 신호를 논리곱하는 제1AND게이트(190), 상기 2240라인 동기신호 발생수단(120)으로부터 출력되는 2240라인 동기신호로 카운팅하는 11비트 카운터(161), 상기 11비트 카운터(161)로부터 출력되는 신호를 ‘1125’와 비교하는 제1비교기(162), 상기 제1비교기(162)와 제1AND 게이트(190)로부터 출력되는 신호를 논리합하여 상기 11비트 카운터(161)의 클리어 입력으로 하는 OR 게이트(165), 상기 11비트 카운터(161)로부터 출력되는 신호를 ‘0’과 비교하는 제2비교기(163), 상기 11비트 카운터(161)로부터 출력되는 신호를 ‘1080’과 비교하는 제3비교기(164), 상기 제2비교기(163)로부터 출력되는 신호를 세트 입력으로 하고 상기 제3비교기(164)로부터 출력되는 신호를 리셋 입력으로 하고 상기 2240라인 동기신호 발생수단(120)으로부터 출력되는 2240라인 동기신호를 클럭입력으로 하는 플립플롭(166), 및 상기 1080 마스킹 수단(169)과 플립플롭(166)으로부터 출력되는 신호를 논리곱하는 제2AND 게이트(190)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  23. 제22항에 있어서, 상기 4비트 카운터(167)는 ‘0’으로부터 ‘9’까지만을 카운팅하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  24. 제22항에 있어서, 상기 1080 마스킹 수단(169)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우, 및 입력되는 영상 신호가 1080라인×920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되고, 상기 4비트 카운터(167)로부터 출력되는 신호가 ‘0,5’인 경우에는 ‘0’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로, 형성되는 경우. 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성하고, 상기 4비트 카운터(167)로부터 출력되는 신호가 ‘1,2,3,4,6,7,8,9’인 경우에는 ‘1’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  25. 제22항에 있어서, 상기 1080 클리어 마스킹 수단(191)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우, 입력되는 영상신호가 504라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되고, 상기 래치(168)로부터 출력되는 신호가 홀수인 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되고 상기 래치(168)로부터 출력되는 신호가 홀수인 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되고 상기 래치(168)로부터 출력되는 신호가 ‘1,2,3,4,6,7,8,9’인 경우에는 ‘0’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되고, 상기 래치(168)로부터 출력되는 신호가 짝수인 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되고, 상기 래치(168)로부터 출력되는 신호가 짝수인 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되고, 상기 래치(168)로부터 출력되는 신호가 ‘0,5’인 경우에는 ‘1’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  26. 제3항에 있어서, 상기 블랭킹 영역 변환수단(20)은 상기 디코더(10)로부터 출력되는 영상 데이타 중에서 톱 필드(Top Field)에 해당하는 데이타를 일시 저장하는 제1FIFO 메모리(21), 상기 디코더(10)로부터 출력되는 영상 데이타 중에서 보톰 필드(Bottom Field)에 해당하는 데이타를 일시 저장하는 제2FIFO 메모리(22), 상기 제1 및 제2F1FO 메모리(21,22)로부터 출력되는 신호를 멀티플렉싱하여 상기 IPC 수단(30)으로 출력하는 제2멀티플렉서(23), 및 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)와 프로세스 수직 동기신호(PVS)를 이용하여 상기 디코더(10)로부터 출력되는 영상 포맷정보와 영상 구조(Picture Structure)정보를 입력으로 상기 제1 및 제2FIFO 메모리(21,22)와 제2멀티플렉서(23)를 제어하는 제어수단(24)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  27. 제26항에 있어서, 상기 디스플레이 포맷이 순차주사식인 경우에는 상기 제1FIFO메모리(21)만을 사용하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  28. 제26항에 있어서, 상기 제어수단(24)은 상기 디코더(10)로부터 출력되는 입력 수직 동기신호의 상승 에지를 검출하여 톱 및 보톰 FIFO 쓰기 리셋신호를 출력하는 제1상승 에지 검출수단(241), 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 영상 구조 정보를 이용하여 읽기 마스킹 처리하는 FIFO 쓰기 마스킹수단(242), 상기 디코더(10)로부터 출력되는 입력 수직 동기신호와 입력 라인 동기신호, 및 상기 FIFO 쓰기마스킹 수단(242)으로부터 출력되는 신호를 이용하여 상기 제1 및 제2FIFO(21,22)의 쓰기를 제어하는 톱 및 보톰 FIFO 쓰기 인에이블 신호를 출력하는 쓰기 인에이블 신호 발생수단(243), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)의 상승 에지를 검출하여 톱 및 보톰 F1FO 읽기 리셋신호를 출력하는 제2상승에지 검출수단(244), 상기 디코더(10)로부터 출력되는 영상 포맷 정보에 따라 읽기 마스킹 처리하는 FIFO 읽기 마스킹 수단(245), 및 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 수직 동기신호(PVS)와 프로세스 라인 동기신호(PLS), 및 상기 FIFO 읽기 마스킹 수단(245)으로부터 출력되는 신호를 이용하여 상기 제1 및 제2FIFO(21,22)의 읽기를 제어하는 톱 및 보톰 FIFO 읽기 인에이블 신호와 상기 제2멀티플렉서(23)를 제어하는 선택신호를 출력하는 읽기 인에이블 신호 발생수단(246)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  29. 제28항에 있어서, 상기 쓰기 인에이블 신호 발생수단(243)은 상기 디코더(10)로부터 출력되는 입력 수직 동기신호와 입력 라인 동기신호를 논리급하는 제1AND 게이트(2431), 상기 디코더(10)로부터 출력되는 입력라인 동기신호를 클럭 입력으로 하는 플립플롭(2432), 상기 플립플롭(2432)으로부터 출력되는 신호를 반전시키는 인버터(2433), 상기 플립플롭(2432)으로부터 출력되는 신호와 상기 FIFQ 쓰기 마스킹 수단(242)으로부터 출력되는 제1출력신호(Tand)를 논리곱하는 제2AND 게이트(2434), 상기 인버터(2433)로부터 출력되는 신호와 상기 FIFO 쓰기 마스킹 수단(242)으로부터 출력되는 제2출력신호(Band)를 논리곱하는 제3AND 게이트(2435), 상기 제2AND 게이트(2434)로부터 출력되는 신호와 상기 FIFO 쓰기 마스킹 수단(242)으로부터 출력되는 제3출력신호(Tor)를 논리합하는 제1OR게이트(2436), 상기 제2AND 게이트(2435)로부터 출력되는 신호와 상기 FIFO 쓰기 마스킹 수단(242)으로부터 출력되는 제4출력신호(Bor)를 논리합하는 제2OR게이트(2437), 상기 제1AND 게이트(2431)와 제1OR게이트(2436)로부터 출력되는 신호를 논리곱하는 톱 FIFO 쓰기 인에이블 신호를 출력하는 제4AND 게이트(2438), 및 상기 제1AND 게이트(243I)와, 제2OR게이트(2437)로부터 출력되는 신호를 논리곱하여 보톰 FIFO 쓰기 인에이블 신호를 출력하는 제5AND 게이트(2439)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  30. 제28항에 있어서, 상기 FIFO 쓰기 마스킹 수단(242)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 및 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우에는 영상 구조에 관계없이 제1, 제2, 제3, 및 제4출력신호(Tand, Band, TOR, BOR)가 ‘1,1,0,0’로 되고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되고, 영상 구조가 톱 필드인 경우에는 제1, 제2, 제3. 및 제4출력신호(Tand, Band, TOR, BOR)가 ‘1,1,0,0’로 되고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되고, 영상 구조가 보톰 필드인 경우에는 제1, 제2, 제3, 및 제4출력신호(Tand, Band, TOR, BOR)가 ‘0,0,1,1’로 되고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되고, 영상 구조가 프레임인 경우에는 제1, 제2, 제3, 및 제4출력신호(Tand, Band, Tor, Bor)가 ‘1,0,1,0’로, 되고, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되는 경우에는 제1, 제2, 제3, 및 제4출력신호(Tand, Band, Tor, Bor)가 ‘1,0,1,0’로 되고, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우에는 제1, 제2, 제3 및 제4출력신호(Tand, Band, Tor, Bor)가 ‘1,0,1,0’로 되도록 이루어지는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  31. 제28항에 있어서, 상기 읽기 인에이블 신호 발생수단(246)은 상기 동기신호 발생수단(I00)으로부터 출력되는 프로세스 수직 동기신호(PVS)와 프로세스 라인 동기신호(PLS)를 논리곱하는 제1AND 게이트(2461), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)를 클럭 입력으로 하는 플립플롭(2462), 상기 플립플롭(2462)과 FIFO 읽기 마스킹 수단(245)으로부터 출력되는 신호를 논리합하는 OR 게이트(2463), 상기 OR 게이트(2463)로부터 출력되는 신호를 반전시키는 인버터(2464), 상기 제1AND 게이트(2461)와 OR 게이트(246)로부터 출력되는 신호를 논리곱하는 제2AND 게이트(2465), 및 상기 제1AND 게이트(2461)와 인버터(2462)로부터 출력되는 신호를 논리곱하는 제3AND 게이트(2467)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  32. 제28항에 있어서, 상기 읽기 FIFO 인에이블 신호 발생수단(245)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 및 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우에는 ‘1’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되는 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우에는 ‘0’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  33. 제3항에 있어서, 상기 IPC수단(30)은 상기 블랭킹 변환수단(20)으로부터 출력되는 영상신호를 라인 단위로 지연시키는 제1라인 지연기(31), 상기 제1라인 지연기(31)로부터 출력되는 영상신호를 라인 단위로 지연시키는 제2라인 지연기(32), 상기 블랭킹 변환수단(20), 제1라인 지연기(31), 상기 제2라인지연기(32)로부터 출력되는 영상신호를 메디안 필터링(Median Filtering)하는 메디안 필터(33), 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 디스플레이 포맷에 따라 상기 블랭킹 변환수단(20)으로부터 출력되는 영상신호의 IPC 바이패스를 제어하는 IPC 바이패스 제어수단(34), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)를 클럭입력으로 하고 입력단자에 전원(Vcc)이 연결되는 플립플롭(35), 상기 IPC바이패스 제어수단(34)과 플립플롭(35)으로부터 출력되는 신호를 논리합하는 OR 게이트(36), 및 상기 OR게이트(36)로부터 출력되는 신호의 제어에 따라 상기 제1라인 지연기(31)와 메디안 필터(33)로부터 출력되는 영상신호를 선택하여 출력하는 제2멀티플렉서(37)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  34. 제33항에 있어서, 상기 IPC 바이패스 제어수단(34)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되고 디스플레이 포맷이 비월주사 방식인 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우에는 ‘1’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되고, 디스플레이 포맷이 순차주사 방식인 경우에는 ‘0’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  35. 제3항에 있어서, 상기 VDS 수단(40)은 상기 IPC수단(30)으로부터 출력되는 영상 신호를 수직 방향으로 3 : 2 다운 샘플링하는 것을 특징으로 하는 에이치디티브이(HDTV)의 영상 포맷 변환장치.
  36. 제35항에 있어서, 상기 VDS 수단(40)은 상기 IPC수단(30)으로부터 출력되는 영상신호를 라인 단위로 지연시키는 라인 지연기(41), 상기 IPC 수단(30)과 라인 지연기(41)로부터 출력되는 영상신호의 평균값을 계산하는 라인간 화소 평균 계산수단(42), 상기 라인 지연기(41), 라인간 화소 평균 계산수단(42), 및 접지로부터 출력되는 신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(44), 상기 디코더(10)로부터 출력되는 영상포맷 정보에 따라 VDS 바이패스를 제어하는 VDS 바이패스 제어수단(45), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)를 카운팅하는 2비트 카운터(46), 상기 VDS 바이패스 제어수단(45)와 2비트 카운터(46)로부터 출력되는 2비트 신호에 따라 상기 제2멀티플렉서(44)를 제어하는 멀티플렉서 제어수단(43), 상기 2비트 카운터(46)로부터 출력되는 상위비트 신호와 반전된 하위비트 신호를 부정 논리곱하여 상기 2비트 카운터(46)의 클리어신호 입력단(C1)으로 출력는 NAND 게이트(47), 및 상기 VDS 바이패스 제어수단(45)과 NAND 게이트(47)로부터 출력되는 신호를 논리합시켜 VDS 읽기 인에이블 신호를 상기 프레임을 변환수단(80)으로 출력하는 OR 게이트(48)로 구성되는 것을 특징으로 하는 에이치디티브이(HDTV)의 영상 포맷 변환장치.
  37. 제36항에 있어서, 상기 2비트 카운터(46)는 ‘0’으로부터 ‘2’까지만을 카운팅하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  38. 제37항에 있어서, 상기 라인간 화소 평균 계산수단(42)은 상기 IPC 수단(30)과 라인 지연기(41)로부터 출력되는 영상신호를 가산하는 가산기(421), 및 상기 가산기(421)로부터 출력되는 신호에 1/2을 곱하는 1/2곱셈기(422)로 구성되는 것을 특징으로 하는 HDTV이 영상 포맷 변환장치.
  39. 제36항에 있어서 상기 멀티플렉서 제어수단(43)은 상기 VDS 바이패스 제어수단(45)으로부터 출력되는 신호를 반전시키는 인버터(433), 상기 2비트 카운트(46)으로부터 출력되는 상위비트 신호화상기 인버터(433)로 부터 출력되는 신호를 논리곱하는 제1AND 게이트(432), 및 상기 2비트 카운터(46)으로부터 출력되는 하위 비트 신호와 상기 인버터(433)로부터 출력되는 신호를 논리곱하는 제2AND 게이트(431)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  40. 제36항에 있어서, 상기 VDS 바이패스 제어수단(45)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 및 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우에는, ‘1’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가 1080×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우에는 ‘0’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  41. 제3항에 있어서, 상기 PIC 수단(50)은 상기 IPC수단(30)으로부터 출력되는 영상신호를 라인 단위로 지연시키는 라인 지연기(51), 상기 PIC 수단(30)과 라인 지연기(51)로부터 출력되는 영상신호에 해당하는 가중치를 곱하여 가중 평균을 계산하는 제1라인간 화소 평균 계산수단(52), 상기 PIC수단(30)과 라인 지연기(51)로부터 출력되는 영상신호에 해당하는 가중치를 곱하여 가중 평균을 계산하는 제2라인간 화소 가중평균 계산수단(53), 상기 라인 지연기(51)와 제1 및 제2라인간 화소 가중 평균 계산수단(52,53)과 접지로부터 출력되는 신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(54), 상기 디코더(10)로부터 출력되는 영상 포맷 정보에 따라 PIC 바이패스를 제어하는 PIC 바이패스 제어수단(56), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)를 카운팅하는 2비트 카운터(59), 상기 PIC 바이패스 제어수단(56)과 2비트 카운터(59)로부터 출력되는 신호를 이용하여 상기 제2멀티플렉서(54)를 제어하는 신호를 출력하는 제2멀티플렉서 제어수단(55), 상기 라인 지연기(51)와 제1 및 제2라인간 화소 가중 평균 계산수단(52,53)과 접지로부터 출력되는 신호 중에서 하나를 선택하여 출력하는 제3멀티플렉서(57), 상기 PIC바이패스 제어수단(56)과 2비트 카우터(59)로부터 출력되는 신호를 이용하여 상기 제3멀티플렉서(57)를 제어하는 신호를 출력하는 제3멀티플렉서 제어수단(58), 및 상기 2비트 가운터(59)와 PIC 바이패스 제어수단(56)으로부터 출력되는 신호를 이용하여 톱(Top) 및 보톰(Bottom) PIC 쓰기 인에이블 신호를발생시켜 상기 프레임을 변환수단(80)으로 출력하는 쓰기 인에이블 신호 발생수단(591)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  42. 제41항에 있어서, 상기 제1라인간 화소 가중평균 계산수단(52)은 상기 IPC 수단(30)으로부터 출력되는 영상신호에 1/3을 곱하는 1/3 곱셈기(521), 상기 라인 지연기(51)로부터 출력되는 영상신호에 2/3을 곱하는 2/3 곱셈기(522), 및 상기 1/3 곱셈기(521)와 2/3 곱셈기(522)로부터 출력되는 신호를 가산하는 가산기(523)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  43. 제41항에 있어서, 상기 제2라인간 화소 가중평균 계산수단(52)은 상기 IPC 수단(30)으로부터 출력되는 영상신호에 2/3을 곱하는 2/3 곱셈기(531), 상기 라인 지연기(51)로부터 출력되는 영상신호에 1/3을 곱하는 1/3 곱셈기(532), 및 상기 2/3 곱셈기(531)와 1/3 곱셈기(532)로부터 출력되는 신호를 가산하는 가산기(533)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  44. 제41항에 있어서, 상기 제2멀티플렉서 제어수단(55)은 상기 PIC 바이패스 제어수단(56)으로부터 출력되는 신호를 반전시키는 인버터(551), 상기 인버터(551)로부터 출력되는 신호와 상기 2비트 카운터(59)로부터
    출력되는 상위 비트 신호를 논리곱하는 제1AND 게이트(552), 및 상기 인버터(551)로부터 출력되는 신호와 상기 2비트 카운터(59)로부터 출력되는 하위 비트 신호를 논리곱하는 제2AND 게이트(553)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  45. 제41항에 있어서, 상기 제3멀티플렉서 제어수단(58)은 상기 PIC 바이패스 제어수단(56)으로부터 출력되는 신호와 상기 2비트 카운터(59)로부터 출력되는 상위 비트 신호를 논리합하는 OR 게이트(581), 및 상기 PIC 바이패스 제어수단(56)로부터 출력되는 신호를 반전시켜 상기 2비트 카운터(59)로부터 출력되는 하위 비트 신호와 논리곱하는 AND 게이트(582)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  46. 제41항에 있어서, 상기 PIC 바이폐스 제어수단(56)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 및 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우에는 ‘0’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되는 경우 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우에는 ‘1’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  47. 제41항에 있어서, 상기 쓰기 인에이블 신호 발생수단(591)은 상기 2비트 카운터(59) 부터 출력되는 상위비트 신호와 하위비트 신호를 부정 논리곱하는 제1NAND 게이트(593), 상기 2비트 카운터(59)로부터 출력되는 상위 비트 신호를 반전시키는 인버터(592), 상기 2비트 카운터(59)로부터 출력되는 하위비트 신호와 상기 인버터(592)로부터 출력되는 신호를 부정 논리곱하는 제2NAND 게이트(594), 상기 PIC 제어수단(56)으로부터 출력되는 신호와 상기 제1NAND 게이트(593)로부터 출력되는 신호를 논리합하여 톱 PIC 쓰기 인에이블 신호를 출력하는 제1OR게이트(595), 및 상기 PIC 제어수단(56)으로부터 출력되는 신호와 상기 제2NAND 게이트(594)로부터 출력되는 신호를 논리합하여 톱 PIC 쓰기 인에이블 신호를 출력하는 제2OR 게이트(596)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  48. 제3항에 있어서, 상기 HDS 수단(70)은 상기 제1멀티플렉서(60)로부터 출력되는 영상신호를 수평 방향으로 3 : 2 다운 샘플링하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  49. 제48항에 있어서, 상기 HDS 수단(70)은 상기 제1멀티플렉서(60)로부터 출력되는 영상신호를 화소 단위로 지연시키는 래치(71), 상기 제1멀티플렉서(60)와 래치(71)로부터 출력되는 영상신호의 평균을 계산하는 라인내 화소간 평균 계산수단(72), 상기 래치(71), 라인내 화소간 평균 계산수단(72), 및 접지로부터 출력되는 신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(73), 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 디스플레이 포멧에 따라 HDS 바이패스를 제어하는 HDS 바이패스 제어수단(75), 상기 HDS 바이패스 제어수단(75)으로부터 출력되는 신호를 이용하여 상기 제2멀티플렉서(73)를 제어하는 제2멀티플렉서 제어수단(74), 기준 클럭을 카운팅하는 2비트 카운터(76), 상기 2비트 카운터(76)로부터 출력되는 하위비트 신호를 반전시키는 제1인버터(77), 상기 제1인버터(77)로부터 출력되는 신호화 상기 2비트 카운터(76)로부터 출력되는 상위비트 신호를 부정 논리곱하여 상기 2비트 카운터(76)의 클리어 신호 입력단(C1)으로 출력하는 제1NAND 게이트(78), 및 상기 HDS 바이패스 제어수단(75)과 NAND 게이트(78)로부터 출력되는 신호를 논리합하여 상기 프레임을 변환수단(80)으로 HDS 쓰기 인에이블 신호를 출력하는 OR 게이트(79)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  50. 제49항에 있어서, 상기 라인내 화소간 평균 계산수단(72)은 상기 제1멀티플렉서(60)와 래치(71)로부터 출력되는 신호를 가산하는 가산기(721), 및 상기 가산기(721)로부터 출력되는 신호에 1/2를 곱하는 1/2 곱셈기(722)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  51. 제49항에 있어서, 상기 HDS 바이패스 제어수단(75)은 입력되는 영상신호가 7520라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 및 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우에는 디스플레이 포맷에 관계없이 ‘1’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되는 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우이고 디스플레이 포맷이 비월주사 방식인 경우에는 ‘1’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가1080라인×1920화소로 구성된 영역을 포함하는 1125라인×2240화소로 형성되는 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되는 경우이고 디스플레이 포맷이 순차주사 방식인 경우에는 ‘0’을 출력하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  52. 제3항에 있어서, 상기 프레임을 변환수단(80)은 상기 HDS 수단(70)으로부터 출력되는 영상신호 데이타중에서 톱 필드(Top Field)에 해당하는 데이타를 일시 저장하는 제1FIFO 메모리(81), 상기 HDS 수단(70)으로부터 블럭되는 영상 데이타 중에서 보톰 필드(Bottom Field)에 해당하는 데이타를 일시 저장하는 제2FIFO 메모리(82), 상기 제1 및 제2FIFO 메모리(81,82)로부터 출력되는 신호를 멀티플렉싱하여 상기 HUS 수단(90)으로 출력하는 제2멀티플렉서(83), 및 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)와 프로세스 수직 동기신호(PVS), 디스플레이 라인 동기신호(DLS), 및 디스플레이 수직 동기 신호(DVS)와 상기 VDS 수단(40), PIC 수단(50), 및 HDS 수단(70)으로부터 출력되는 제어신호를 이용하여 상기 디코더(10)로부터 출력되는 영상 포맷정보와 디스플레이 포맷에 따라 상기 제1 및 제2FIFO 메모리(81,82) 및 제2멀티플렉서(83)를 제어하는 제어수단(84)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  53. 제52항에 있어서, 상기 디스플레이 포맷이 순차주사식인 경우에는 상기 제1FIFO 메모리(81)만을 사용하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  54. 제52항에 있어서, 상기 제어수단(84)은 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 수직동기신호(PVS)의 상승 에지를 검출하여 톱 및 보톰 FIFO 쓰기 리셋신호를 출력하는 제1상승 에지 검출수단(841), 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 수직동기신호(PVS)와 프로세스 라인 동기신호(PLS), 상기 PIC 수단(50)으로부터 출력되는 톱 및 보톰 PIC 쓰기 인에이를 신호, 상기 VDS 수단(40)으로부터 출력되는 VDS 쓰기 인에이블 신호, 및 상기 HDS 수단(70)으로부터 출력되는 HDS 쓰기 인에이블 신호를 이용하여 디스플레이 포맷에 따라 상기 제1 및 제2FIFO 메모리(81,82)의 쓰기를 제어하는 톱 및 보톰 FIFO 쓰기 인에이블 신호(FIFO2-T-W, FIFO2-B-W)를 출력하는 쓰기 인에이블 신호 발생수단(842), 상기 동기신호 발생수단(100)으로부터 출력되는 디스플레이 수직 동기신호(DVS)의 상승 에지를 검출하여 톱 및 보톰 FIFO 읽기 리셋신호(FIFO2-T-RR, FIFO2-B-RR)를 출력하는 제2상승에지 검출수단(843), 및 상기 동기신호 발생수단(100)으로부터 출력되는 디스플레이 수직 동기신호(DVS)와 디스플레이 라인 동기신호(DLS), 및 상기 HUS 수단(90)으로부터 출력되는 제어신호를 이용하여 상기 제1 및 제2FIFO(81,82)의 읽기를 제어하는 톱 및 보톰 FIFO 읽기 인에이블 신호(FIFO2-T-R, FIFO2-B-R)와 상기 제2멀티플렉서(83)를 제어하는 선택신호(M3S)를 출력하는 읽기 인에이블 신호 발생수단(844)으로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  55. 제54항에 있어서, 상기 쓰기 인에이블 신호 발생수단(842)은 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 수직 동기신호(PVS)를 2라인 지연시키는 2라인 지연기(8421), 상기 2라인 지연기(8421)와 상기 동기신호 발생수단(100)으로부터 출력되는 프로세스 라인 동기신호(PLS)를 논리곱하는 제1AND 게이트(8422), 디스플레이 포맷에 따라 상기 PIC 수단(50)으로부터 출력되는 톱 PIC 쓰기 인에이블 신호(PIC-W-T)와 VDS 수단(40)으로부터 출력되는 VDS 쓰기 인에이블 신호(VDS-W) 중에서 하나를 선택하여 출력하는 제3멀티플렉서(8423), 상기 제1AND 게이트(8422)와 제3멀티플렉서(8423)로부터 출력되는 신호를 논리곱하는 제2AND 게이트(8424), 상기 제2AND 게이트(8424)로부터 출력되는 신호를 래치시키는 래치(8425), 상기 HDS 수단(8426)으로부터 출력되는 HDS 쓰기 인에이블 신호(HDS-W)와 상기 래치(8425)로부터 출력되는 신호를 논리곱하여 톱 FIFO 쓰기 인에이블 신호(FIFO2-T-W)를 출력하는 제3AND 게이트(8426), 디스플레이 포맷을 나타내는 순차주사 신호를 반전시키는 인버터(8427), 상기 PIC 수단(50)으로부터 출력되는 보톰 PIC 쓰기 제어신호(PIC-W-B)와 인버터(8427)로부터 출력되는 신호를 논리곱하는 제4AND 게이트(8428), 및 상기 제1 및 제4AND 제이트(8422, 8428)로부터 출력되는 신호를 논리곱하여 보톰 FIFO 쓰기 인에이블 신호(FIFO-B-W)를 출력하는 제5AND 게이트(8429)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  56. 제54항에 있어서, 상기 읽기 인에이블 신호 발생수단(844)은 상기 동기신호 발생수단(100)으로부터 출력되는 디스플레이 수직 동기신호(DVS)를 클럭 입력으로 하는 플립플롭(8441), 상기 플립플롭(8441)으로부터 출력되는 신호와 디스플레이 포맷을 나타내는 순차주사신호를 논리합하는 OR 게이트(8442), 상기 OR 게이트(8442)로부터 출력되는 신호를 반전시키는 인버터(8443), 상기 동기신호 발생수단(100)으로부터 출력되는 디스플레이 수직 동기신호(DVS)와 디스플레이 라인 동기신호(DLS)를 논리곱하는 제1AND 게이트(8444), 상기 HUS 수단(90)으로부터 출력되는 제어신호와 상기 제1AND 게이트(8444)로부터 출력되는 신호를 논리곱하는 제2AND 게이트(8445), 상기 OR 게이트(8442)와 제2AND(8445)로부터 출력되는 신호를 논리곱하여 상기 제2멀티플렉서(83)를 제어하는 선택신호(M3S)와 톱 FIFO 읽기 인에이블 신호(FIFO2-T-R)를 출력하는 제3AND 게이트(8446), 및 상기 인버터(8443)와 제2AND(8445)로부터 출력되는 신호를 논리곱하여 보톰 FIFO 읽기 인에이블 신호(FIFO2-B-R)를 출력하는 제4AND 게이트(8447)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  57. 제3항에 있어서, 상기 HUS 수단(90)은 수평 방향으로 2 : 3업 샘플링하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  58. 제57항에 있어서, 상기 HUS 수단(90)은 상기 프레임을 변환수단(80)으로부터 출력되는 영상 신호를 화소 단위로 지연시키는 제1래치(91), 상기 제1래치(91)로부터 출력되는 영상신호를 화소 단위로 지연시키는 제2래치(92), 상기 프레임을 변환수단(80)과 제2래치(92)로부터 출력되는 영상신호에 해당하는 가중치를 곱하여 가중 평균을 계산하는 제1라인내 화소간 가중평균 계산수단(93), 상기 제1 및 제2래치(91,92)로부터 출력되는 영상신호에 해당하는 가중치를 곱하여 가중 평균을 계산하는 제2라인내 화소간 가중평균 계산수단(94), 상기 제1래치, 제1 및 제2라인내 화소간 가중평균 계산수단(93,94) 및 프레임을 변환수단(80)으로부터 출력되는 신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(95), 상기 디코더(10)로부터 출력되는 영상 포맷 정보와 디스플레이 포맷에 따라 HUS의 바이패스를 제어하는 HUS 바이패스 제어수단(96), 입력되는 기준 클럭을 카운팅하는 2비트 카운터(98), 상기 HUS 바이패스 제어수단(96)과 2비트 카운터(98)로부터 출력되는 신호를 이용하여 상기 제2멀티플렉서(95)를 제어하는 선택신호를 출력하는 제2멀티플렉서 제어수단(97), 및 상기 HUS 바이패스 제어수단(96)과 2비트 카운터(98)로부터 출력되는 신호를 이용하여 HUS 읽기 인에이블 신호를 발생시켜 상기 프레임을 변환수단(80)으로 출력하는 HUS 읽기 인에이블 신호 발생수단(99)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  59. 제58항에 있어서, 상기 제1라인내 화소간 가중평균 계산수단(91)은 상기 제2래치(92)로부터 출력되는 영상신호에 2/3을 곱하는 2/3곱셉기(931), 상기 프레임을 변환수단(80)으로부터 출력되는 영상신호에 1/3을 곱하는 1/3 곱셈기(932), 및 상기 2/3 곱셈기(931)와 1/3 곱셈기(932)로부터 출력되는 신호를 가산하여 상기 제1멀티플렉서(95)로 출력하는 가산기(933)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  60. 제58항에 있어서, 상기 제2라인내 화소간 가중평균 계산수단(92)은 상기 제1래치(91)로부터 출력되는 영상신호에 2/3을 곱하는 2/3 곱셈기(941), 상기 제2래치(92)로부터 출력되는 영상신호에 1/3을 곱하는 1/3 곱셈기(942), 및 상기 2/3 곱셈기(941)와 1/3 곱셈기(942)로부터 출력되는 신호를 가산하여 상기 제1멀티플렉서(95)로 출력하는 가산기(943)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  61. 제58항에 있어서, 상기 HUS 바이패스 제어수단(96)은 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 겅우, 및 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우로 디스플레이 포맷이 비월 주사 방식인 경우에는 ‘0’을 출력하고, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×1600화소로 형성되는 경우. 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×3200화소로 형성되는 경우, 입력되는 영상신호가 720라인×1280화소로 구성된 액티브 영역을 포함하는 787/788라인×4000화소로 형성되는 경우로 디스플레이 포맷이 순차 주사 방식인 경우 에는 ‘1’을 출력하고, 입력되는 영상신호가 540라인×1920화소로 구성된 액티브 영역을 포함하는 562/563라인×2240화소로 형성되는 경우, 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2240화소로 형성되는 경우, 및 입력되는 영상신호가 1080라인×1920화소로 구성된 액티브 영역을 포함하는 1125라인×2280화소로 형성되는 경우에는 ‘1’을 출력하도록 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  62. 제58항에 있어서, 상기 제2멀티플렉서 제어수단(97)은 HUS 바이패스 제어수단(96)으로부터 출력되는 신호와 상기 2비트 카운터(98)로부터 출력되는 하위비트신호를 논리합하여 상기 제2멀티플렉서(95)를 제어하는 선택신호로 출력하는 제1OR게이트(971), 및 상기 HUS 바이패스 제어수단(96)으로부터 출력되는 신호와 상기 2비트 카운터(98)로부터 출력되는 상위비트 신호를 논리합하여 상기 제2멀티플렉서(95)를 제어하는 선택신호로 출력하는 제2OR게이트(972)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  63. 제58항에 있어서, 상기 HUS 읽기 인에이블 신호 발생수단(99)은 상기 2비트 카운터(98)로부터 출력되는 하위비트 신호를 반전시키는 인버터(991), 상기 2비트 카운터(98)로부터 출력되는 상위비트 신호와 상기 인버터(991)로부터 출력되는 신호를 부정 논리곱하여 상기 2비트 카운더(98)의 클리어 신호 입력단자(C1)로 출력하는 NAND 게이트(992), 및 상기 NAND 게이트(992)와 HUS 바이패스 제어수단(96)으로부터 출력되는 신호를 논리합하는 OR 게이트(993)로 구성되는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
  64. 제58항에 있어서, 상기 2비트 카운터(98)는 ‘0’으로부터 ‘2’까지만 카운팅하는 것을 특징으로 하는 HDTV의 영상 포맷 변환장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026832A 1994-10-20 1994-10-20 에이치디티브이의 영상 포맷 변환장치 KR0147209B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940026832A KR0147209B1 (ko) 1994-10-20 1994-10-20 에이치디티브이의 영상 포맷 변환장치
US08/544,877 US5835150A (en) 1994-10-20 1995-10-18 Image format converter for HDTV

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026832A KR0147209B1 (ko) 1994-10-20 1994-10-20 에이치디티브이의 영상 포맷 변환장치

Publications (2)

Publication Number Publication Date
KR960016535A true KR960016535A (ko) 1996-05-22
KR0147209B1 KR0147209B1 (ko) 1998-09-15

Family

ID=19395499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026832A KR0147209B1 (ko) 1994-10-20 1994-10-20 에이치디티브이의 영상 포맷 변환장치

Country Status (2)

Country Link
US (1) US5835150A (ko)
KR (1) KR0147209B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594237B1 (ko) * 2003-06-02 2006-06-30 삼성전자주식회사 주사방식 변환장치 및 주사방식 변환방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0997039A4 (en) 1993-04-21 2000-05-03 Kinya Washino MULTIFORMAT AUDIO VIDEO PRODUCTION SYSTEM WITH IMAGE FREQUENCY CONVERSION
JP3617573B2 (ja) * 1996-05-27 2005-02-09 三菱電機株式会社 フォーマット変換回路並びに該フォーマット変換回路を備えたテレビジョン受像機
KR100252988B1 (ko) * 1997-01-27 2000-04-15 구자홍 에이치디 티브이(hdtv)의 영상포멧 변환장치 및 방법
US6370198B1 (en) * 1997-04-07 2002-04-09 Kinya Washino Wide-band multi-format audio/video production system with frame-rate conversion
US20040071211A1 (en) * 1997-04-07 2004-04-15 Kinya Washino Video production system with mixed frame removal
US20020118296A1 (en) * 1999-05-06 2002-08-29 Schwab Barry H. Integrated multi-format audio/video production system
US5999220A (en) * 1997-04-07 1999-12-07 Washino; Kinya Multi-format audio/video production system with frame-rate conversion
JP4140091B2 (ja) * 1998-09-14 2008-08-27 ソニー株式会社 画像情報変換装置および画像情報変換方法
US6229570B1 (en) * 1998-09-25 2001-05-08 Lucent Technologies Inc. Motion compensation image interpolation—frame rate conversion for HDTV
US6661846B1 (en) 1998-10-14 2003-12-09 Sony Corporation Adaptive clocking mechanism for digital video decoder
US6768788B1 (en) 1999-09-13 2004-07-27 Microstrategy, Incorporated System and method for real-time, personalized, dynamic, interactive voice services for property-related information
US7106380B2 (en) * 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display
JP2004173182A (ja) * 2002-11-22 2004-06-17 Toshiba Corp 画像表示装置及び走査線変換表示方法
TWI314315B (en) 2003-01-27 2009-09-01 Lg Electronics Inc Optical disc of write once type, method, and apparatus for managing defect information on the optical disc
US7362375B2 (en) 2003-06-02 2008-04-22 Samsung Electronics Co., Ltd. Scanning conversion apparatus and method
US7301582B2 (en) * 2003-08-14 2007-11-27 Broadcom Corporation Line address computer for providing line addresses in multiple contexts for interlaced to progressive conversion
US8064752B1 (en) 2003-12-09 2011-11-22 Apple Inc. Video encoding
KR100595254B1 (ko) * 2004-01-17 2006-07-03 엘지전자 주식회사 좌표 변환 장치 및 방법
US8175020B2 (en) * 2004-01-30 2012-05-08 Level 3 Communications, Llc Method for the transmission and distribution of digital television signals
JP2005328150A (ja) * 2004-05-12 2005-11-24 Toshiba Corp 放送受信装置及び放送受信方法
KR100555576B1 (ko) * 2004-10-13 2006-03-03 삼성전자주식회사 디스플레이 시스템에서 외부 메모리 없이 프레임 레이트변환하는 장치 및 방법
CN100580765C (zh) * 2005-06-30 2010-01-13 康佳集团股份有限公司 一种图像点阵显示格式变换的方法
JP4254811B2 (ja) * 2006-05-29 2009-04-15 ソニー株式会社 画像表示装置、信号処理装置、および画像表示方法、並びにコンピュータ・プログラム
KR101361005B1 (ko) * 2008-06-24 2014-02-13 에스케이 텔레콤주식회사 인트라 예측 방법 및 장치와 그를 이용한 영상부호화/복호화 방법 및 장치
TWI500329B (zh) * 2009-01-23 2015-09-11 Realtek Semiconductor Corp 去交錯之視訊處理裝置及其相關方法
CN113141481B (zh) * 2020-01-17 2022-12-06 京东方科技集团股份有限公司 视频时序转换方法和装置、计算机可读介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187575A (en) * 1989-12-29 1993-02-16 Massachusetts Institute Of Technology Source adaptive television system
US5138659A (en) * 1991-05-02 1992-08-11 General Instrument Corporation Conversion of television signal formats with retention of common control data stream
US5444491A (en) * 1993-02-26 1995-08-22 Massachusetts Institute Of Technology Television system with multiple transmission formats
KR950012664B1 (ko) * 1993-08-18 1995-10-19 엘지전자주식회사 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
JP3060799B2 (ja) * 1993-10-20 2000-07-10 松下電器産業株式会社 順次走査信号処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594237B1 (ko) * 2003-06-02 2006-06-30 삼성전자주식회사 주사방식 변환장치 및 주사방식 변환방법

Also Published As

Publication number Publication date
KR0147209B1 (ko) 1998-09-15
US5835150A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR960016535A (ko) 에이치디티브이(hdtv)의 영상 포맷 변환장치
US5473381A (en) Apparatus for converting frame format of a television signal to a display format for a high definition television (HDTV) receiver
US6421090B1 (en) Motion and edge adaptive deinterlacing
US5019904A (en) Scan converter with adaptive vertical filter for single bit computer graphics systems
JP3240697B2 (ja) 映像拡大装置
KR0123919B1 (ko) 엔코더의 플리커 감소장치
JP3172169B2 (ja) 動き情報を動き情報信号に変換する装置
JP2005167887A (ja) 動画像フォーマット変換装置及び方法
JP3398396B2 (ja) 映像信号処理回路
KR950009698B1 (ko) 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러
EP0394023B1 (en) Image display apparatus
JP3259628B2 (ja) 走査線変換装置
US20040207754A1 (en) De-interlacing device of digital television set
JP4356514B2 (ja) 映像信号処理装置
KR100272080B1 (ko) 피씨-티브이의 신호 변환회로
JPH09247574A (ja) 走査線変換装置
JP2615706B2 (ja) 倍速変換装置
JP2937339B2 (ja) 動き適応処理装置
JPH0865639A (ja) 画像処理装置
KR970022140A (ko) 다중-표준형 2화면 영상 신호 처리회로
KR950002387A (ko) 고선명티브이의 영상포맷 변환 장치 및 방법
JP3708165B2 (ja) デジタル映像信号処理装置
KR100706994B1 (ko) 디인터레이싱 출력을 위한 필드단위의 프레임율 변환방법및 장치
KR100224860B1 (ko) 영상신호의 수직보간방법 및 장치와 그를 이용한 정지 영상형성방법 및 장치
JP2504480B2 (ja) 動き適応ノンインタ―レ―ス変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100331

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee