JP2504480B2 - 動き適応ノンインタ―レ―ス変換回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、インターレースされた標準方式のテレビ
ジョン信号を、ノンインターレースに変換する動き適応
ノンインターレース変換回路の改良に関する。

（従来の技術） 近年、現行テレビジョン方式の画質改善の研究が盛ん
に行なわれており、ブラウン管としても高輝度化及び電
子ビームの細ビーム化が可能となって、より精細度の高
い画像を再生し得るようになってきている。この場合、
ブラウン管に高輝度化は、明るい部屋でも彩度の高い画
像表示を可能とするが、反面、インタラインフリッカや
インタフレームフリッカを目に付き易くするという欠点
がある。また、インタラインフリッカにより実効垂直解
像度の低下を招き、水平解像度とのバランスを欠くこと
にもなっている。

一方、近年における超LSI（大規模集積回路）技術の
発展により、大容量のIC（集積回路）メモリが低価格で
大量に供給されることによって、１フィールド分の画像
データを記憶可能なICメモリを、容易に民生機器に使用
することができるようになってきている。

そこで、近時では、テレビジョン受像機にデジタル技
術を導入し、テレビジョン信号のノンインターレース化
を図ることによって、ブラウン管の高輝度化に伴うイン
ターレース走査に起因して生じる、インタラインフリッ
カによる垂直解像度の低下を改善するようにしている。
上述したようなノンインターレース化の外に、デジタル
技術を利用してテレビジョン受像機に種々の画質改善策
を施すことも行なわれている。

第４図は、NTSC方式において、画像メモリを用いて、
525本のインターレースされたテレビジョン信号を、525
本のノンインターレースされたテレビジョン信号に変換
する原理を示すものである。

すなわち、静止画像については、現在のフィールドを
「０」とすると、１フィールド前のフィールド「−１」
のデータを画像メモリに記憶させておき、第４図中矢印
ａに示すように、現在のフィールド「０」のデータと１
フィールド前のフィールド「−１」のデータとを同時に
出力することによって、525本のインターレース画像を5
25本のノンインターレース画像に変換し、ラインフリッ
カーや大画面フリッカー等のインターレース障害を除去
するようにしている。

動画像については、現在のフィールド「０」のデータ
のみを用い、データのないラインは、第４図中矢印ｂに
示すように、その上下のラインのデータを用いて補間す
ることにより、ノンインターレースに変換するようにし
ている。

ここで、第５図は、上記のような原理に基づく、従来
のノンインターレース変換回路を示すものである。すな
わち、図中11は入力端子で、インターレースされたテレ
ビジョン信号中の輝度信号Ｙが供給されている。この入
力端子11に供給された輝度信号Ｙは、フィールドメモリ
12によって１フィールド分遅延された後、フィールドメ
モリ13によりさらに１フィールド分（合計２フィールド
＝１フレーム）遅延される。

そして、入力端子11に供給された輝度信号Ｙと、フィ
ールドメモリ12,13から出力される輝度信号Ｙとは、動
き検出回路14に供給されて、１フレーム間差を取ること
による動き検出信号の生成に供される。また、フィール
ドメモリ12から出力される輝度信号Ｙと、フィールドメ
モリ13から出力される輝度信号Ｙとは、フィールド間補
間信号生成回路15に供給されて、フィールド間補間信号
の生成に供される。さらに、フィールドメモリ12から出
力される輝度信号Ｙは、ライン間補間信号生成回路16に
供給されて、ライン間補間信号の生成に供される。

ここで、上記フィールド間補間信号及びライン間補間
信号は、混合回路17に供給されて、動き検出信号に応じ
た比率で混合される。そして、混合回路17の出力は、ノ
ンインターレース変換回路18により、フィールドメモリ
12から出力される輝度信号Ｙに基づいてノンインターレ
ース信号に変換され、出力端子19から取り出される。

ところで、上記のような従来のノンインターレース変
換回路では、画像の動きに適応したノンインターレース
変換を行なうために、動き検出回路14によって、１フレ
ーム間差を取って動き検出信号を生成するようにしてい
る。このため、今、第６図において、横軸を画像の水平
位置とし、縦軸をレベルとすると、単に１フレーム間差
（「０」フィールドと「−２」フィールドとの間差）を
取った動き検出信号は、αとγの部分で動きを検出した
ものとなっているものの、βの部分（「−１」フィール
ドに対応）は動きがあるにもかかわらず検出していない
ことになる。すると、動き検出信号のβの部分は動きが
ない、つまり静止画として処理されるため、画面上２線
ぼけという妨害が発生するという問題が生じる。

そこで、従来では、動き検出回路14と混合回路17との
間に、フィールドメモリ20及び最大値選択回路21よりな
る制御回路22を介在させ、現在の動き検出信号と１フィ
ールド前の動き検出信号とでレベルの高い方を出力する
ようにしている。このようにすれば、第６図に示すよう
に動き検出信号をテンポラルに引き伸ばすことができ、
βの部分の欠落を保護することができるものである。

しかしながら、上記のような従来の動き適応ノンイン
ターレース変換回路では、動き検出信号の欠落を保護す
るために、専用のフィールドメモリ20を設ける必要があ
り、構成の大形化や経済的な不利を招くという問題が生
じる。

（発明が解決しようとする問題点） 以上のように、従来の動き適応ノンインターレース変
換回路では、動き検出信号のための専用のフィールドメ
モリを設ける必要があり、構成の大形化や経済的な不利
を招くという問題を有している。

そこで、この発明は上記事情を考慮してなされたもの
で、正確な動き検出に基づくノンインターレース変換を
行なうことができ、しかも経済的にも有利である極めて
良好な動き適応ノンインターレース変換回路を提供する
ことを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明に係る動き適応ノンインターレース変換回路
は、インターレースされたテレビジョン信号中の輝度信
号を１フィールド分記憶して遅延する第１の記憶手段
と、この第１の記憶手段から出力される輝度信号を１フ
ィールド分記憶して遅延する第２の記憶手段と、第１の
記憶手段に入力される輝度信号及び第1,第２の記憶手段
から出力される輝度信号に基づいて動き検出信号を生成
する動き検出手段と、第１の記憶手段に入力される輝度
信号及び第１の記憶手段から出力される輝度信号に基づ
いてライン間補間信号及びフィールド間補間信号を生成
する補間信号生成手段と、この補間信号生成手段から出
力されるライン間補間信号及びフィールド間補間信号を
動き検出信号に基づいた比率で混合する混合手段と、第
１の記憶手段に入力される輝度信号を混合手段の出力信
号に基づいてノンインターレース信号に変換する変換手
段とを備えたものを対象としている。

そして、第１の記憶手段と第２の記憶手段との間に、
第１の記憶手段から出力される輝度信号をドット単位で
サブサンプリングし、このサブサンプリングによって生
じた隙間に動き検出信号を挿入して第２の記憶手段に出
力する多重手段を介在させ、第１の記憶手段から出力さ
れる輝度信号と動き検出信号とを、第２の記憶手段によ
って同時にフィールド遅延させるように構成したもので
ある。

（作用） 上記のような構成によれば、第１の記憶手段から出力
される輝度信号をドット単位でサブサンプリングし、こ
のサブサンプリングによって生じた隙間に動き検出信号
を挿入して、第２の記憶手段により同時にフィールド遅
延させるようにしたので、従来のように、動き検出信号
の欠落を保護するための専用のフィールドメモリを設け
る必要がなくなり、正確な動き検出に基づくノンインタ
ーレース変換を行なうことができるとともに、経済的に
も有利とすることができるものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳
細に説明する。第１図において、23は入力端子で、イン
ターレースされたテレビジョン信号中の輝度信号Ｙが供
給されている。この入力端子23に供給された輝度信号Ｙ
は、フィールドメモリ24によって１フィールド分遅延さ
れた後、後述する多重回路25を介して、８ビット入力の
フィールドメモリ26によりさらに１フィールド分（合計
２フィールド＝１フレーム）遅延される。なお、フィー
ルドメモリ24,26は、同一の汎用１チップメモリであ
る。

ここで、上記フィールドメモリ26は、４ビットの動き
検出信号mdと、８ビットの輝度信号Ｙと、４ビットの動
き検出信号Ｍとを出力している。このうち、８ビットの
輝度信号Ｙは、入力端子23に供給された輝度信号Ｙとと
もに、動き検出回路27に供給され、輝度信号Ｙの１フレ
ーム間差を取った４ビットの動き検出信号の生成に供さ
れる。そして、この動き検出信号は、８ビット入力のラ
インメモリ28の下位４ビットに供給されている。

また、上記４ビットの動き検出信号mdは、多重回路2
5,ラインメモリ28の上位４ビット及び最大値選択回路29
にそれぞれ供給されている。そして、上記ラインメモリ
28は、入力された動き検出信号mdを１ライン分遅延させ
て最大値選択回路29に出力する作用と、入力された動き
検出信号を１ライン分遅延させて多重回路25に出力する
とともに、最大値選択回路30に出力する作用とを行なう
ものである。

ここで、上記多重回路25は、フィールドメモリ24から
出力される輝度信号Ｙをドット単位でサブサンプリング
し、このサブサンプリングによって生じた隙間に、フィ
ールドメモリ26から出力される動き検出信号mdと、ライ
ンメモリ28から出力される動き検出信号MDとを多重化し
て挿入する作用を行なうものである。

すなわち、上記フィールドメモリ24,ラインメモリ28
及びフィールドメモリ26から、第２図（ａ），（ｂ），
（ｃ）に示すように、輝度信号Y,動き検出信号MD及び動
き検出信号mdがそれぞれ出力されているとすると、多重
回路25は、同図（ｄ）に示すように、輝度信号Ｙの８ビ
ット中の上位４ビットに動き検出信号MD、下位４ビット
に動き検出信号mdを多重化して挿入し、その信号をフィ
ールドメモリ26に出力するものである。

そして、上記最大値選択回路30は、ラインメモリ28か
ら出力される動き検出信号MDと、動き検出回路27から出
力される動き検出信号とを大小比較し、大きい方を選択
して出力する。つまり、第３図に示すように、現在の動
き検出信号αと、１ライン遅延した動き検出信号βとが
大小比較され、大きい方が選択されて出力されるもので
ある。

また、上記最大値選択回路29は、フィールドメモリ26
から出力される２フィールド遅延された動き検出信号md
と、この動き検出信号mdを１ライン遅延させたラインメ
モリ28から出力される動き検出信号とを大小比較し、大
きい方を選択して出力する。つまり、第３図に示すよう
に、２フィールド遅延された動き検出信号δと、２フィ
ールドと１ライン遅延された動き検出信号εとが大小比
較され、大きい方が選択されて出力されるものである。

ここで、上記最大値選択回路29から選択出力された動
き検出信号mdは、最大値選択回路31に供給され、フィー
ルドメモリ26から出力される１フィールドと１ライン遅
延された動き検出信号Ｍと大小比較され、大きい方が選
択出力される。つまり、第３図に示すように、最大値選
択回路29から出力された動き検出信号δまたはεと、フ
ィールドメモリ26から出力された１フィールドとライン
遅延された動き検出信号γとが大小比較され、大きい方
が選択されて出力されるものである。

そして、上記最大値選択回路31から選択出力された動
き検出信号は、最大値選択回路32に供給され、上記最大
値選択回路30から出力される動き検出信号と大小比較さ
れ、大きい方が選択出力される。つまり、第３図に示す
ように、最大値選択回路29から出力された動き検出信号
δまたはεまたはγと、最大値選択回路30から出力され
た動き検出信号αまたはβとが大小比較され、大きい方
が選択されて出力されるものである。要するに、上記動
き検出信号α，β，γ，δ，εのうち、最大の信号が選
択されるものである。

その後、最大値選択回路32から出力された動き検出信
号は、ラッチ回路33及び最大値選択回路34によって、多
重回路25でサブサンプリングされた部分の補間が行なわ
れ、ここに正規の動き検出信号が生成される。

一方、入力端子23に供給された輝度信号Ｙと、フィー
ルドメモリ24から出力される輝度信号Ｙとは、ライン間
補間信号生成回路35とフィールド間補間信号生成回路36
とにそれぞれ供給されて、ライン間補間信号及びフィー
ルド間補間信号の生成に供される。

そして、上記ライン間補間信号及びフィールド間補間
信号は、混合回路37に供給されて、上記最大値選択回路
34から出力される動き検出信号に応じた比率で混合され
ることにより、第３図中「●」印のラインを補間する補
間信号が生成される。その後、混合回路37の出力が、ノ
ンインターレース変換回路38により、入力端子23に供給
された元の輝度信号Ｙに基づいてノンインターレース信
号に変換され、出力端子39から取り出される。

したがって、上記実施例のような構成によれば、フィ
ールドメモリ24から出力される輝度信号Ｙを、多重回路
25により、ドット単位でサブサンプリングし、このサブ
サンプリングによって生じた隙間に動き検出信号を挿入
して、フィールドメモリ26に導き同時にフィールド遅延
させるようにしたので、従来のように、動き検出信号の
欠落を保護するための専用のフィールドメモリを設ける
必要がなくなり、正確な動き検出に基づくノンインター
レース変換を行なうことができるとともに、経済的にも
有利とすることができるものである。

なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］ 以上詳述したようにこの発明によれば、正確な動き検
出に基づくノンインターレース変換を行なうことがで
き、しかも経済的にも有利である極めて良好な動き適応
ノンインターレース変換回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る動き適応ノンインターレース変
換回路の一実施例を示すブロック構成図、第２図は同実
施例の多重化を説明するための図、第３図は同実施例の
動作を説明するための図、第４図はインターレースされ
たテレビジョン信号をノンインターレースに変換する原
理を示す図、第５図は従来の動き適応ノンインターレー
ス変換回路を示すブロック構成図、第６図は従来の動き
適応ノンインターレース変換回路の問題点を説明するた
めの図である。 11……入力端子、12,13……フィールドメモリ、14……
動き検出回路、15……フィールド間補間信号生成回路、
16……ライン間補間信号生成回路、17……混合回路、18
……ノンインターレース変換回路、19……出力端子、20
……フィールドメモリ、21……最大値選択回路、22……
制御回路、23……入力端子、24……フィールドメモリ、
25……多重回路、26……フィールドメモリ、27……動き
検出回路、28……ラインメモリ、29〜32……最大値選択
回路、33……ラッチ回路、34……最大値選択回路、35…
…ライン間補間信号生成回路、36……フィールド間補間
信号生成回路、37……混合回路、38……ノンインターレ
ース変換回路、39……出力端子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】インターレースされたテレビジョン信号中
   の輝度信号を１フィールド分記憶して遅延する第１の記
   憶手段と、この第１の記憶手段から出力される輝度信号
   を１フィールド分記憶して遅延する第２の記憶手段と、
   前記第１の記憶手段に入力される輝度信号及び前記第1,
   第２の記憶手段から出力される輝度信号に基づいて動き
   検出信号を生成する動き検出手段と、前記第１の記憶手
   段に入力される輝度信号及び前記第１の記憶手段から出
   力される輝度信号に基づいてライン間補間信号及びフィ
   ールド間補間信号を生成する補間信号生成手段と、この
   補間信号生成手段から出力されるライン間補間信号及び
   フィールド間補間信号を前記動き検出信号に基づいた比
   率で混合する混合手段と、前記第１の記憶手段に入力さ
   れる輝度信号を前記混合手段の出力信号に基づいてノン
   インターレース信号に変換する変換手段とを備えた動き
   適応ノンインターレース変換回路において、 前記第１の記憶手段と第２の記憶手段との間に、前記第
   １の記憶手段から出力される輝度信号をドット単位でサ
   ブサンプリングし、このサブサンプリングによって生じ
   た隙間に前記動き検出信号を挿入して前記第２の記憶手
   段に出力する多重手段を具備し、前記第１の記憶手段か
   ら出力される輝度信号と前記動き検出信号とを、前記第
   ２の記憶手段によって同時にフィールド遅延させるよう
   に構成してなることを特徴とする動き適応ノンインター
   レース変換回路。