KR960015202A - 휴대용 개인 정보기기에 적합한 집적 프로세서 시스템 - Google Patents

휴대용 개인 정보기기에 적합한 집적 프로세서 시스템 Download PDF

Info

Publication number
KR960015202A
KR960015202A KR1019950035988A KR19950035988A KR960015202A KR 960015202 A KR960015202 A KR 960015202A KR 1019950035988 A KR1019950035988 A KR 1019950035988A KR 19950035988 A KR19950035988 A KR 19950035988A KR 960015202 A KR960015202 A KR 960015202A
Authority
KR
South Korea
Prior art keywords
controller
integrated processor
clock
bus
computer system
Prior art date
Application number
KR1019950035988A
Other languages
English (en)
Other versions
KR100358889B1 (ko
Inventor
엘. 벅스톤 클라크
지. 크레이크래프트 도널드
지. 호킨스 키이쓰
바움 게리
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR960015202A publication Critical patent/KR960015202A/ko
Application granted granted Critical
Publication of KR100358889B1 publication Critical patent/KR100358889B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Hardware Redundancy (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 프로세서는 단일 모놀리식 회로위에 제조되어 최근의 PIDs의 요구사항인 데이타-집약, 시각-집약 및 음성-집약을 수용하기 위한 회로를 사용한다. 집적 프로세서는 다용도 및 고성능 기능을 성취하기 위하여 CPU 코어, 메모리 컨트롤러 및, 여러가지 주변기기를 포함한다. 직접 프로세서는 집적 프로세서의 다양한 부시스템을 적절하게 클럭하기 위하여 상이한 주파수로 구성된 클럭신호를 발생하는 다수의 위상동기루프를 포함하는 클럭 제어기를 설치하여 더 적은 전력을 소비한다. 클럭 제어기에 의해 여러 부시스템에 제공된 클럭신호는 단일 크리스탈 오실레이터 입력신호로부터 유도된다. 전력 관리기는 직접 프로세서에 내장되어 여러부시스템에 대한 특정 클럭신호의 주파수 및/또는 응용을 제어하는 것은 물론, 다른 전력 관리에 관련된 기능을 제어한다. 직접 프로세서의 핀의 수는 집적프로세서의 소정의 기능에 좌우되어 특정한 외부 핀에 대한 선택적인 다중화를 허용함으로써 결국 최소화된다.

Description

휴대용 개인 정보기기에 적합한 집적 프로세서 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따라 단일 모놀리식 칩위에 내장된 CPU코어, 메모리 컨트롤러, 여러 주변기기, 클럭 제어기 및 관련된 전력 관리기(power management unit;PMU)를 포함하는 집적 프로세서 시스템의 블럭도,
제2도는 본 발명의 일실시예에 따른 클럭 제어기 및 이에 따른 입력/출력 신호의 블록도,
제3도는 본 발명의 일실시예에 따른 전력 관리기 및 이에 따른 입력/출력 신호의 블록도.

Claims (20)

  1. 단일 모놀리식 반도체 기판위에, CPU 코어, 메모리 컨트롤러, DMA 컨트롤러, 프로그램가능 타이머, 인터럽트 컨트롤러, 비디오 컨트롤러, 병렬포트 및 직렬포트로 구성되며, 상기한 것은 모두 버스구조를 통해 상호접속되는 것을 특징으로 하는 집적 프로세서.
  2. 제1항에 있어서, 상기 버스구조는 CPU 로컬 버스, 주변 상호접속 버스 및 상기 CPU 로컬 버스와 상기 주변 상호접속 버스사이에서 연결되는 버스 인터페이스 유니트를 포함하는 것을 특징으로 하는 집적 프로세서.
  3. 제2항에 있어서, 상기 집적 프로세서는 단일 클럭주파수를 수용하고 상기 CPU 코어, 상기 버스 인터페이스 유니트, 상기 DMA 컨트롤러, 상기 프로그램가능 타이머, 상기 직렬포트 및 상기 비디오 컨트롤러를 서로 다른 주파수에서 클럭할 수 있도록 구성된 클럭 제어기를 포함하는 것을 특징으로 하는 집적 프로세서.
  4. 제3항에 있어서, 상기 집적 프로세서는 상기 집적 프로세서와 관련된 활동성 및 비활동성을 검색하고 상기 클럭 제어기에 의해 선택된 클럭신호의 발생을 제어하는 인에이블 신호를 전달할 수 있도록 구성된 전력 관리기를 포함하는 것을 특징으로 하는 집적 프로세서
  5. 제4항에 있어서, 상기 전력 관리기는 상기 주변버스에 전송을 나타내는 신호를 모니터하고 상기 클럭 제어기에 대한 사이클 형태의 신호의 전송에 응답하여 전달할 수 있도록 또한 구성되며, 상기 사이클 형태의 신호는 고속 클럭이나 또는 저속 클럭을 상기 CPU 코어에 연결하는 동적 클럭 스위칭회로에 연결되는 것을 특징으로 하는 집접 프로세서.
  6. 제4항에 있어서, 상기 전력 관리기는 상기 클럭제어기에 연결된 전력 관리 상태기와, 상기 전력 관리 상태기에 연결되어 예정된 시간주기의 경과에 응답하여 전력 감소상태로 전이되도록 하는 적어도 하나의 카운터로 구성되며, 상기 전력 관리 상태기는 상기 클럭 제어기가 각각의 클럭신호를 상기 CPU 코어, 상기 버스 인터페이스 유니트, 상기 DMA 컨트롤러, 상기 프로그램가능 타이머, 상기 직렬포트 및 상기 비디오 컨트롤러에 제공하는 동안 완전한 동작상태를 포함하는 것을 특징으로 하는 집적 프로세서.
  7. 제6항에 있어서, 상기 집적 프로세서 상기 CPU 로컬 버스와 상기 ISA 버스에서 활동성을 검색하는 상기 전력 관리 상태기에 연결된 시스템 모니터를 포함하며, 상기 전력 관리 상태기는 상기 전력 감소상태에서 상기 활동성의 검색에 응답하여 상기 완전하게 동작하는 상태로 스위치하는 것을 특징으로 하는 집적 프로세서.
  8. 제3항에 있어서, 상기 직렬포트는 UART를 포함하는 것을 특징으로 하는 집적 프로세서.
  9. 제3항에 있어서, 상기 비디오 컨트롤러는 LCD 컨트롤러를 포함하는 것을 특징으로 하는 집적 프로세서.
  10. 제2항에 있어서, 상기 집적 프로세서는 상기 주변 버스에 연결된 PCMCIA 컨트롤러와 실시간 클럭을 포함하는 것을 특징으로 하는 집적 프로세서.
  11. 단일 모놀리식 반도체 기판위에 집적된 CPU 코어, 전력 관리기 및 적어도 2개의 위상동기루프 회로로 구성되며, 상기 위상동기루프회로는 사용하는 동안, 예정된 전력 관리 알고리즘에 따라서, 다수의 클럭신호를 제공하기 위하여 상기 전력 관리기에 의해 제어되는 것을 특징으로 하는 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 컴퓨터 시스템은 상기 다수의 클럭신호중 한 신호를 수신하기 위하여 상기 단일 모놀리식 반도체 기판위에 집적된 비디오 컨트롤러를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 비디오 컨트롤러는 CGA 컨트롤러를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  14. 제11항에 있어서, 상기 컴퓨터 시스템은 상기 다수의 출력신호중 한 신호를 수신하기 위하여 상기 단일 모놀리식 반도체 기판위에 집적된 프로그램가능 타이머를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  15. 제11항에 있어서, 상기 컴퓨터 시스템은 상기 다수의 출력신호중 한 신호를 수신하기 위하여 상기 단일 모놀리식 반도체 기판위에 집적된 키보드 컨트롤러를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  16. 제11항에 있어서, 상기 컴퓨터 시스템은 상기 다수의 출력신호중 한 신호를 수신하기 위하여 상기 단일 모놀리식 반도체 기판위에 집적된 범용 비동기 수신/송신기를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  17. 제11항에 있어서, 상기 컴퓨터 시스템은 상기 단일 모놀리식 반도체 기판위에 주변 상호접속 버스에 상호접속된 DMA 컨트롤러, 인터럽트 컨트롤러, PCMCIA 인터페이스, 병렬포트, 직렬포트 및 버스 컨트롤러를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  18. 단일 모놀리식 반도체 기판위에, CPU 로컬 버스, 버스 인터페이스 유니트를 통해 상기 CPU 로컬 버스에 연결된 주변 버스 상기 CPU 로컬 버스에 연결된 메모리 컨트롤러와 CPU 코어, 상기 주변버스에 연결된 DMA 컨트롤러 및, 진행중이거나 현재의 DMA 동작을 나타내는 신호에 따라 상기 DMA 컨트롤러에 클럭신호를 선택적으로 제공할 수 있는 클럭 제어기로 구성된 것을 특징으로 하는 집적 프로세서.
  19. 제18항에 있어서, 상기 클럭신호는 DMA 요구신호의 어써션에 응답하여 상기 DMA 컨트롤러에 제공되는 것을 특징으로 하는 집적 프로세서.
  20. 제19항에 있어서, 상기 클럭신호는 DMA 어드레스 인에이블신호의 어써션에 응답하여 상기 DMA 컨트롤러에 제공되는 것을 특징으로 하는 집적 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035988A 1994-10-19 1995-10-18 휴대용개인정보기기에적합한집적프로세서시스템 KR100358889B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US32566194A 1994-10-19 1994-10-19
US08/325,661 1994-10-19
US08/325661 1994-10-19

Publications (2)

Publication Number Publication Date
KR960015202A true KR960015202A (ko) 1996-05-22
KR100358889B1 KR100358889B1 (ko) 2003-01-24

Family

ID=23268855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035988A KR100358889B1 (ko) 1994-10-19 1995-10-18 휴대용개인정보기기에적합한집적프로세서시스템

Country Status (6)

Country Link
US (1) US5925133A (ko)
EP (1) EP0708406B1 (ko)
JP (2) JP3919245B2 (ko)
KR (1) KR100358889B1 (ko)
AT (1) ATE205616T1 (ko)
DE (1) DE69522633T2 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19706496A1 (de) * 1997-02-19 1998-08-27 Siemens Ag Taktversorgungssystem für ein Microcomputersystem
JP3586369B2 (ja) 1998-03-20 2004-11-10 インターナショナル・ビジネス・マシーンズ・コーポレーション ビデオ・クロックの周波数を下げる方法及びコンピュータ
US6243785B1 (en) * 1998-05-20 2001-06-05 3Com Corporation Hardware assisted polling for software drivers
US6493825B1 (en) * 1998-06-29 2002-12-10 Emc Corporation Authentication of a host processor requesting service in a data processing network
US6279058B1 (en) * 1998-07-02 2001-08-21 Advanced Micro Devices, Inc. Master isochronous clock structure having a clock controller coupling to a CPU and two data buses
US6202164B1 (en) 1998-07-02 2001-03-13 Advanced Micro Devices, Inc. Data rate synchronization by frame rate adjustment
US6212645B1 (en) * 1998-10-09 2001-04-03 Mediaq Inc. Programmable and flexible power management unit
US6173342B1 (en) * 1998-10-19 2001-01-09 Hitachi Semiconductor America, Inc. High speed bus interface for peripheral devices
US6298448B1 (en) * 1998-12-21 2001-10-02 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic CPU speed control based on application-specific criteria
JP2000293485A (ja) * 1999-04-08 2000-10-20 Matsushita Electric Ind Co Ltd 通信インターフェース
US6510525B1 (en) * 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
DE19939763A1 (de) * 1999-08-21 2001-02-22 Philips Corp Intellectual Pty Multiprozessorsystem
US6457100B1 (en) 1999-09-15 2002-09-24 International Business Machines Corporation Scaleable shared-memory multi-processor computer system having repetitive chip structure with efficient busing and coherence controls
KR20020050270A (ko) * 1999-11-09 2002-06-26 토토라노 제이. 빈센트 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
US6754837B1 (en) 2000-07-17 2004-06-22 Advanced Micro Devices, Inc. Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay
US6868504B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Interleaved delay line for phase locked and delay locked loops
US7032119B2 (en) * 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US20070245165A1 (en) 2000-09-27 2007-10-18 Amphus, Inc. System and method for activity or event based dynamic energy conserving server reconfiguration
US6735707B1 (en) * 2000-10-27 2004-05-11 Sun Microsystems, Inc. Hardware architecture for a multi-mode power management system using a constant time reference for operating system support
US6920571B2 (en) * 2000-12-14 2005-07-19 Hewlett-Packard Development Company, L.P. Steering circuit and method that gradually counts a voltage output code until matching a voltage input code
US7164885B2 (en) * 2000-12-18 2007-01-16 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for selective service access
US6694442B2 (en) * 2000-12-18 2004-02-17 Asustek Computer Inc. Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller
WO2002056159A2 (en) * 2001-01-11 2002-07-18 Koninklijke Philips Electronics N.V. Power management for digital processing apparatus
JP3819242B2 (ja) * 2001-02-09 2006-09-06 株式会社日立製作所 断続信号を扱う無線通信装置
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US6993669B2 (en) * 2001-04-18 2006-01-31 Gallitzin Allegheny Llc Low power clocking systems and methods
US6990598B2 (en) * 2001-03-21 2006-01-24 Gallitzin Allegheny Llc Low power reconfigurable systems and methods
US20030196126A1 (en) 2002-04-11 2003-10-16 Fung Henry T. System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment
US6795927B1 (en) 2001-05-01 2004-09-21 Advanced Micro Devices, Inc. Power state resynchronization
US6845456B1 (en) 2001-05-01 2005-01-18 Advanced Micro Devices, Inc. CPU utilization measurement techniques for use in power management
US7254721B1 (en) 2001-05-01 2007-08-07 Advanced Micro Devices, Inc. System and method for controlling an intergrated circuit to enter a predetermined performance state by skipping all intermediate states based on the determined utilization of the intergrated circuit
DE10127423B4 (de) * 2001-06-06 2005-10-06 Infineon Technologies Ag Elektronische Schaltung mit Energiesteuerung
US20030079152A1 (en) * 2001-08-14 2003-04-24 Triece Joseph W. Microprocessor with multiple low power modes and emulation apparatus for said microprocessor
GB0123421D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Power management system
US6889332B2 (en) * 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
JP2003256071A (ja) * 2002-02-28 2003-09-10 Fujitsu Ltd 記憶装置およびクロック制御回路
US6809570B2 (en) * 2003-01-21 2004-10-26 Hewlett-Packard Development Company, L.P. Clock gater circuit
JP2004246525A (ja) 2003-02-13 2004-09-02 Matsushita Electric Ind Co Ltd 順序回路、記憶素子、クロック発生回路およびクロック制御方法、ならびに回路変更方法および回路設計支援装置、半導体集積回路およびそれを備えた電子装置、ならびに電子制御装置およびそれを備えた移動体
US7290161B2 (en) * 2003-03-24 2007-10-30 Intel Corporation Reducing CPU and bus power when running in power-save modes
US6958953B2 (en) * 2003-05-13 2005-10-25 International Business Machines Corporation Real time clock circuit having an internal clock generator
FR2870368B1 (fr) * 2004-01-27 2006-12-15 Atmel Corp Procede et dispositif pour piloter de multiples peripheriques avec des frequences d'horloge differentes dans un circuit integre
CN100334521C (zh) * 2004-02-28 2007-08-29 鸿富锦精密工业（深圳）有限公司 时钟管理***及方法
US20060218424A1 (en) * 2005-03-23 2006-09-28 Miron Abramovici Integrated circuit with autonomous power management
JP2007088522A (ja) * 2005-09-16 2007-04-05 Ricoh Co Ltd 画像処理装置
EP1785811B1 (en) * 2005-11-14 2018-12-05 Texas Instruments Incorporated Memory information transfer power management
JP4328334B2 (ja) 2006-03-13 2009-09-09 パナソニック株式会社 半導体集積回路装置
US7752476B2 (en) * 2006-05-17 2010-07-06 Advanced Micro Devices, Inc. Fast transition from low-speed mode to high-speed mode in high-speed interfaces
US8117478B2 (en) 2006-12-29 2012-02-14 Intel Corporation Optimizing power usage by processor cores based on architectural events
US8448003B1 (en) 2007-05-03 2013-05-21 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for activating sleep mode
US20080307241A1 (en) * 2007-06-08 2008-12-11 Eric Lin Microcontroller circuit and power saving method thereof
US20090000778A1 (en) * 2007-06-26 2009-01-01 Lear Corporation Control scheme for an occupant environment conditioning system of a vehicle
KR100891220B1 (ko) * 2007-09-12 2009-04-01 주식회사 동부하이텍 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치
US20090088194A1 (en) * 2007-09-27 2009-04-02 Telefonaktiebolaget Lm Ericsson (Publ) Single Multi-Mode Clock Source for Wireless Devices
US7812655B2 (en) * 2007-10-09 2010-10-12 Nokia Corporation Delay-locked loop control
US9395799B2 (en) 2012-08-09 2016-07-19 Nvidia Corporation Power management techniques for USB interfaces
US9760150B2 (en) 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
JP6377659B2 (ja) 2016-03-11 2018-08-22 株式会社東芝 半導体装置及びその制御方法
US20190250930A1 (en) * 2018-02-12 2019-08-15 Western Digital Technologies, Inc. Method and apparatus for configuring a serial data link
EP4246285A1 (en) * 2022-03-18 2023-09-20 e-peas Semiconductor device operating modes management

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0789346B2 (ja) * 1985-07-05 1995-09-27 日本電気株式会社 Ｄｍａコントローラ
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
EP0355466A3 (en) * 1988-08-26 1990-06-20 Motorola, Inc. Integrated circuit with clock generator circuit
JPH0290382A (ja) * 1988-09-28 1990-03-29 Hitachi Ltd 半導体集積回路
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
EP0391543A3 (en) * 1989-04-06 1992-10-14 Advanced Micro Devices, Inc. Microprocessor clock
US5123107A (en) * 1989-06-20 1992-06-16 Mensch Jr William D Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto
EP0749060B1 (en) * 1989-06-30 1999-06-02 Fujitsu Personal Systems, Inc. A clock system
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JP2762670B2 (ja) * 1990-03-30 1998-06-04 松下電器産業株式会社 データ処理装置
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
WO1992007316A1 (en) * 1990-10-12 1992-04-30 Intel Corporation Dynamically switchable multi-frequency clock generator
JPH04257010A (ja) * 1991-02-08 1992-09-11 Nec Corp システムクロック切り替え機構
WO1993001565A1 (en) * 1991-07-08 1993-01-21 Seiko Epson Corporation Single chip page printer controller
JP3322893B2 (ja) * 1991-09-30 2002-09-09 エヌイーシーマイクロシステム株式会社 マイクロコンピュータ
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5369771A (en) * 1991-12-23 1994-11-29 Dell U.S.A., L.P. Computer with transparent power-saving manipulation of CPU clock
US5325516A (en) * 1992-03-09 1994-06-28 Chips And Technologies Inc. Processor system with dual clock
US5586307A (en) * 1993-06-30 1996-12-17 Intel Corporation Method and apparatus supplying synchronous clock signals to circuit components
US5438681A (en) * 1993-08-24 1995-08-01 Mensch, Jr.; William D. Topography for CMOS microcomputer
US5513374A (en) * 1993-09-27 1996-04-30 Hitachi America, Inc. On-chip interface and DMA controller with interrupt functions for digital signal processor
US5495422A (en) * 1993-10-12 1996-02-27 Wang Laboratories, Inc. Method for combining a plurality of independently operating circuits within a single package
US5638542A (en) * 1993-12-29 1997-06-10 Intel Corporation Low power non-overlap two phase complementary clock unit using synchronous delay line
US5493684A (en) * 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
DE69529362T2 (de) * 1994-04-28 2003-10-30 Advanced Micro Devices, Inc. System zur Steuerung eines Peripheriebustaktsignals

Also Published As

Publication number Publication date
JP3919245B2 (ja) 2007-05-23
EP0708406B1 (en) 2001-09-12
KR100358889B1 (ko) 2003-01-24
JPH08263466A (ja) 1996-10-11
DE69522633D1 (de) 2001-10-18
ATE205616T1 (de) 2001-09-15
EP0708406A3 (en) 1997-12-29
US5925133A (en) 1999-07-20
JP2006351032A (ja) 2006-12-28
EP0708406A2 (en) 1996-04-24
DE69522633T2 (de) 2002-07-04

Similar Documents

Publication Publication Date Title
KR960015202A (ko) 휴대용 개인 정보기기에 적합한 집적 프로세서 시스템
US7594126B2 (en) Processor system and method for reducing power consumption in idle mode
KR960015134A (ko) 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기
US5390350A (en) Integrated circuit chip core logic system controller with power saving features for a microcomputer system
JP3487349B2 (ja) マイクロエレクトロニック装置及びパワーダウン方法
US6853239B2 (en) Multiple circuit blocks with interblock control and power conservation
EP0242010B1 (en) Clock circuit for a data processor
US5774701A (en) Microprocessor operating at high and low clok frequencies
KR910006825A (ko) 랩톤 컴퓨터용 전원 관리 장치
KR960015205A (ko) 외부 핀신호를 다중화하는 장치를 포함하는 집적 프로세서
EP1204017B1 (en) Device and method for selectively powering down integrated circuit blocks
WO1997017762A1 (en) An input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
US20040043734A1 (en) Semiconductor device
JPH05119876A (ja) 電子装置及びその装置に含まれる集積回路
KR100616683B1 (ko) 파워다운 및 웨이크업 회로
KR960010911B1 (ko) 컴퓨터 장치
JP2945196B2 (ja) マイクロコンピュータ
JPH0282306A (ja) デイジタル回路用電力制御装置
KR20000026550A (ko) 시스템 클럭 제어장치
JPH0553680A (ja) 計算機の電力制御装置
JPH10187481A (ja) マイクロコンピュータ用エミュレーション装置
KR920006831A (ko) 슬리프 모드 기능을 구비하는 컴퓨터 시스템
JPH0728560A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee