KR960014051B1 - 보상에 의한 반도체 제조공정 - Google Patents

Abstract

내용없음.

Description

보상에 의한 반도체 제조공정

제1도는 본 발명의 공정을 실행하기 위한 시스템의 블록 다이어그램.

제2도는 본 발명의 일 실시 예에서 발명의 공정 흐름도.

제3도는 발명의 다른 실시 예에서 발명의 공정흐름도.

* 도면의 주요부분에 대한 부호의 설명

10 : 시스템 11 : 워크스테이션

12 : 왜곡함수 16 : 마스크

19 : 반응실 20 : 패턴된 웨이퍼

본 발명은 반도체에 대한 제조공정에 관한 것이며, 반도체 본체상에 방사 감지재료의 노출로 패턴하기 위해서 마스크를 이용하는 반도체 제조공정에 관한 것이다.

마스크는 소정의 반도체 회로를 획득할 목적으로 반도체 본체상에 소정의 패턴을 획득하는데 이용되는 표준형이다. 상기 소정의 회로는 계속적인 패턴 및 제조공정 단계로 회로된다. 마스크는 각각의 패턴단계를 위해 이용되며, 회로용 마스크 세트는 패턴 단계를 위해 마스크를 필요로 한다. 패턴 단계 후, 패턴에 따라서 재료를 제거 또는 첨가하는 제조공정 단계가 존재한다.

반도체 본체를 패턴하기 앞서, 일상적으로 포토레지스터로 공지된 방사 감지재료가 본체에 먼저 인가된다. 방사는 반도체 몸체상에 포토 레지스터로 후노출 패턴(after-exposure pattern)하는 석판장비를 이용하여 마스크의 패턴에 따라 포토 레지스터의 선택된 부분에 인가된다. 후노출 패턴 및 마스크 패턴이 동일하도록 마스크의 패턴과 같은 유사한 패턴을 정밀하게 포토 레지스터로 노출하는 것이 의도이다. 포토 레지스터가 마스크를 이용하여 노출된 후, 포토 레지스터는 노출에 따라 제거된다. 인가된 포토 레지스터의 성질에 따라 노출된 부분이 제거되거나 노출되지 않는 부분이 제거되든지 한다. 노출되지 않는 부분이 제거된 포토 레지스터는 포지티브 레지스터로 일반적으로 공지되며 노출된 부분이 제거되는 포토 레지스터는 네카티브 레지스터로 공지되어 있다. 노출에 따라 포토 레지스터를 제거한 후, 그때 부분상에 동작하는 반도체 몸체에 인가된 제조공정이 존재한다. 예를 들면, 실리콘은 포토 레지스터가 제거된 곳에 처리될 수 있도록 포토 레지스터 아래에 즉시 제조된다. 에전트는 초래될 수 있는 가능성을 가지며, 이는 포토 레지스터가 제거된 영역에서 실리콘을 제거하는 것이다. 처리단계가 무엇이든지, 마스크에 의해 결정된 반도체 몸체상에 후처리 패턴(after-processing pattern)에 존재할 것이다. 그러나, 후처리 패턴과 마스크 패턴 사이에 약간의 차이가 존재하도록 석판장비 및 처리 공정으로 약간의 왜곡이 초래될 것이다.

후처리 패턴과 마스크 패턴 사이의 차이가 존재하는 것은 공지되어 있다. 그래서, 명백한 문제가 존재하며, 몇몇 수정은 시행착오로 획득되었다. 마스크를 구성하는 장비의 용해에 제한 때문에 비록 교정의 정도에 제한이 존재하지만, 몇몇 교정은 공정 단계 및 석판장비에 의해 초래된 왜곡을 보상하는데 마스크 패턴을 교체하므로 가능하다. 마스크의 설계자는 무엇이 최적 결과의 후-처리 패턴을 제공할 수 있는가에 관한 평가에 따라 보상이 바람직하다고 인식하는 각각의 위치에서 마스크 패턴을 변경한다. 마스크 패턴의 상기 변경은 시행착오 방법을 이용하여 실험에 의하여 바라는 패턴이 제공 가능할 것이다.

상기 접근 방법에 여러 단점이 존재한다. 각 실험에 대해 마스크 세트를 생성하는 것은 비용, 시간을 소비한다. 반도체 몸체의 최종 공정까지는 더 많은 시간이 소비될 것이다. 상기 관점은 바라는 패턴으로 왜곡보상을 해가며 성장하는데 있으며, 설계자에 의해서 각각의 보상에 대한 위치는 인식되며, 보상 가능할 것이다. 만약 공정이 공정에 의해 초래된 왜곡을 감소하도록 개선된다면, 마스크상에 보상은 더욱 크며 보다 적은 수고와 바라는 회로를 완성하기 위해 보다 더 적게 실행을 유도한다. 또한, 이는 공정의 기하학적 도형이 기술적인 개선에 비추어 축선되므로써 집적회로의 다이크기를 축소하는데 일반적이다. 따라서, 마스크 패턴의 크기도 축소된다. 왜곡은 다른 기하학적 도형과 같은 비율로 축소되지 않을 것이며 왜곡이 변화하는 여러 방법이 존재한다. 상기 경우에서, 보상을 포함한 마스크 패턴의 각 부분은 설계자에 의해 변화될 필요가 있을 것이다. 물론, 마스크의 기본 설계자는 상기 목적에 유효하지 않을지도 모르며, 보상에 대한 기본적인 목적도 공지되거나 충분히 이해되지 않을지도 무르는 것이다. 또한, 보상위치가 분명하지 않을지도 모른 것이다. 그래서 본 발명의 목적은 다음과 같다.

본 발명의 목적은 개선된 반도체 제조공정을 제공하는데 있다.

본 발명의 다른 목적은 반도체 본체상에 소정의 패턴을 획득하기 위한 개선된 제조공정을 제공하는데 있다.

본 발명의 또다른 목적은 마스크상에 패턴과 반도체 본체상에 제공된 최종 패턴 사이에 왜곡에 대한 보상을 위한 개선된 반도체 제조기술을 제공하는데 있다.

이들 및 다른 목적은 마스크가 웨이퍼를 처리하는 패턴 실행에서 왜곡에 대한 보상을 하는 방법으로 패턴된 반도체 제조공정을 획득하는데 있다. 왜곡은 공정이 왜곡 함수로 표현될 때 왜곡은 발생하며 왜곡 함수는 공정 후에 웨이퍼 패턴의 예측을 획득하도록 평가된 패턴으로 순회하기 위해 이용된다. 이는 평가된 패턴을 공정후에 웨이퍼 패턴의 예측을 획득하도록 평가된 패턴으로 선회하기 위해 이용된다. 이는 평가된 패턴을 선택하도록 시행착오 접근방법으로써 다른 평가된 패턴으로 반복되며, 상기 평가된 패턴은 소정의 패턴에 가장 근사한 웨이퍼상에 패턴이다. 상기 선택 평가된 패턴은 마스크를 패턴하기 위해 이용된다. 마스크는 소정의 패턴에 거의 근사한 최종 패턴을 획득하기 위해 공정에서 이용된다. 다른 실시 예에서, 반전 왜곡 함수는 마스크 패턴을 획득하기 위해 소정의 패턴으로 선회되며, 마스크 패턴은 소정의 패턴 또는 거의 근사한 완료된 패턴을 획득하기 위해 공정에 이용된다.

제1도에서는 왜곡 함수(12) 및 반전 왜곡 함수(13), 마스크 생성기(14), 마스크(16), 석판장비(17), 포토 레지스터 코팅된 웨이퍼(18), 반응실(19), 및 패턴된 웨이퍼(20)를 이용하는 워크스테이션(11)으로 구비된 시스템(10)을 도시된다. 워크스테이션(11)은 집적회로의 설계자에 의해 이용되기 위한 것이며, 설계자는 반도체 본체상에 소정의 패턴을 묘사한 정보를 워크스테이션로에 입력시킨다. 워크스테이션은 상기 입력을 해석하며 상기 입력을 표현한 정보를 마스크 발생기(14)가 마스크(16)를 발생할 수 있는 형태로 마스크 발생기에 제공된다. 그때 마스크(16)는 포토 레지스터 코팅된 웨이퍼(18)의 선택적 노출부분에 석판장비(17)로 이용된다. 반응실(19)은 패턴된 웨이퍼(20)를 양산하기 위해 포토 레지스터 코팅된 웨이퍼(18)를 이용한다. 패턴된 웨이퍼(20)는 많은 반도체 다이를 포함하며 각각의 다이는 반도체 본체상에 에칭, 침착, 또는 성장한 동일체의 패턴을 가진다. 마스크(16)는 다이를 위해서 반복적인 패턴을 포함한다. 현재로서는 스탭퍼 접근 방법(Stepper approach) 및 프로젝션 접근 방법(projection approach)에 의해 포토 레지스터로 코팅된 웨이퍼를 노출하는 두 일반적인 접근방법의 존재한다. 프로젝션 접근방법 보다 더 정밀한 스탭퍼 접근방법에서, 단지 여러 다이의 위치는 이 경우에서 마스크가 단지 여러 번 반복하도록 동시에 노출되며, 프로젝션 접근 방법에서, 모든 다이는 이와 같은 경우에서 다이가 웨이퍼 상에 나타날 때 반복된 다이 패턴을 마스크가 포함하도록 동시에 노출된다. 이들 경우에 있어서, 관련한 패턴은 개개의 다이 패턴이다.

시스템(10)의 반도체 제조공정에서, 개개의 다이 패턴은 여러 단계를 거쳐서 변화한다. 설계자는 처리된 웨이퍼 상에 원하는 설계를 입력시킨다. 그래서, 소정의 패턴이 패턴되며 설계자는 종료된 패턴이 패턴된 웨이퍼상의 각 다이상에 패턴되어 있음을 보게 된다. 마스크 패턴 및 종료된 패턴 사이의 차가 존재하는데 그 원인은 석판장비(17) 및 반응실(19)에서 처리로 초래된 왜곡 때문이다. 마스크 패턴과 종료된 패턴 사이의 상기 왜곡은 반전 왜곡 함수를 유도하는 왜곡 함수로 특징 된다. 설계자는 소정의 패턴을 워크스테이션(11)내로 입력시키며, 그때 소정의 패턴으로 반전 왜곡 함수를 선회시킨다. 상기 선회(convolution)는 워크스테이션(11)에 의해 실행된다. 상기 선회된 패턴은 마스크를 선회된 패턴으로 산출하는 마스크 발생기(14)에 입력한다. 마스크(16)는 석판처리에 의해서 결정된 결과로 마스크 패턴으로 왜곡된 노출 패턴을 산출하기 위해 포토 레지스터 코팅된 웨이퍼(18)를 노출하여 이용된다. 포토 레지스터 코팅된 웨이퍼(18)는 각각의 다이상에 종료된 패턴을 가지는 패턴된 웨이퍼(20)를 산출하기 위해 반응실(19)을 이용하여 처리된다. 석판장비 왜곡에 부가될 때, 재료가 반응실(19)을 이용하여 각 다이의 반도체 몸체 상에 성장, 에칭, 또는 침착되는 처리의 부분이 왜곡 함수(12)에 의해 표현된 왜곡을 제공하는 부가적인 왜곡량을 제공한다. 시스템(10)을 이용한 결과적인 처리는 소정의 패턴이 종료된 패턴 또는 근사적으로 종료된 패턴과 동일한 것이다.

종료된 패턴이 소정의 패턴과 같은 것을 보장하는 능력에서의 제한은 마스크 발생기의 해상도의 제한이다. 전형적으로, 설계자는 매트릭스 상에 점 사이의 직선을 구성하는데 강요한다. 그래서, 곡선이 바람직한 상황이면은, 상기 곡선은 짧은 직선을 이용하여 근사된다. 게다가, 직선은 마스크 발생기에서 병렬된 픽셀의 연속으로 계산된다. 패턴은 레스트 주사장치형 접근 방법에서 픽셀을 선택적으로 노출하므로 구성된다. 얼마나 짧은 선이 가능할 것인가로써 제한되며, 예를 들면 펄킨 엘머 메베스 III와 같은 마스크 생성기의 전형적인 상태에서는 용해될 수 있는 가장 적은 픽셀은 0.1마이크론 이다. 반전 왜곡 함수(13)를 인가하는 것은 마스크 발생기(14)로 이용할 수 있도록 근사되어야 할 패턴을 초래한다. 그래서, 최종 마스크 패턴은 소정의 패턴으로 선회된 실제 반전 왜곡과 같이 동일하지 않다. 종료된 패턴은 마스크 상에 반전 왜곡 함수(13)와 소정의 패턴을 선회하는 결과로써 생성된 패턴을 정확하게 놓는데 마스크 발생기의 무능에 기인하여 소정의 패턴과 차이가 발생한다. 그래서, 소정의 패턴으로 반전 왜곡 함수(13)를 부가하여, 워크스테이션(11)은 마스크 발생기(14)의 능력에 따라 상기 선회된 결과에 근사한다. 마스크 발생기(14)의 능력은 상기 근사에 변화를 주게 된다. 왜곡 함수에서 반전 왜곡 함수를 획득 및 몇몇 왜곡 함수로 패턴을 선회하기 위한 이들 근상기법은 종래의 기술이다. 마스크 패턴을 소정의 패턴으로부터 유도하기 위해 반전 왜곡 함수를 이용하는 상기 접근방법은 직접 유도 접근방법으로써 참조된다.

시스템(10)을 이용하는 다른 방법은 주어진 마스크 패턴으로부터 종료된 패턴을 볼 수 있는 빠른 방법(quick way)으로 왜곡 함수(12)를 이용한 것이다. 워크스테이션(1)으로부터 입력을 유도할 수 있는 마스크 패턴은 워크스테이션(11)에 의해 보여질 것이며 설계자에 의해 관찰될 것이다. 그때 설계자는 종료된 패턴과 같은 소정의 패턴을 획득하기 위해 마스크 패턴을 얼마나 해야할지를 평가할 것이다. 설계자는 평가된 패턴을 워크스테이션(11)내로 삽입하며 이를 왜곡 함수와 선회한다. 이는 종료된 패턴의 예견의 결과이다. 설계자는 소정의 패턴에 근접하는 방법을 결정할 수 있으며, 만약 평가된 패턴이 마스크 패턴이라면 이는 종료된 패턴일 것이다. 설계자는 평가된 패턴의 어떤 수로 실험하는데 상기 기법을 이용할 것이다. 설계자는 종료된 패턴을 제공하는 평가된 패턴을 제공하는 평가된 패턴을 선택할 것이며, 평가된 패턴은 소정의 패턴에 가장 근사하다. 소정의 패턴에 가장 근사한 평가된 패턴을 선택한 후, 마스크 발생기(14)는 선택 평가된 패턴인 마스크 패턴으로 마스크(1)를 생성한다. 석판장비(17) 및 반응일(19)을 이용하는 반도체 공정을 소정의 패턴에 근사하는 패턴으로 패턴된 웨이퍼(20)를 제공하기 위해 마스크 패턴을 왜곡한다.

이 시행착오 접근방법은 전체 다이 패턴을 위해 이용될 필요는 없지만 그것에 관하여 중대한 부분을 위해 이용되어야 한다. 예를 들면, 메모리에서 셀 밀도는 매우 중요하며 셀은 극히 조심하여 설계한다. 셀은 밀도를 최소화하는 방법으로 설계하며, 셀의 설계는 반도체 제조공정에 의하여 왜곡된 패턴이다. 설계자는 셀 설계의 종료된 패턴을 위해 소정의 패턴부터 시작한다. 설계자는 종료된 패턴과 같은 소정의 패턴을 획득하기 위해서 셀 설계의 마스크 패턴을 얼마나 해야할 것인가를 평가한다. 셀 설계 패턴은 완료된 셀 설계 패턴의 예측인 선회된 셀 설계 패턴을 획득하기 위하여 왜곡 함수(12)로 선회된다. 셀 설계 패턴의 가장 근접한 평가는 전회로 패턴내로 인입될 수 있을 것이다. 상기 접근방법은 셀 설계가 어레이를 통하여 반복되기 때문에 특별히 편리하다. 모든 셀은 단일 설계로부터 유도될 수 있으며, 때때로 반복된 패턴은 두개의 셀 또는 네개의 셀 이지만 상기 경우에서 각 셀은 다른 인접 셀의 미러 영상(mirror image)이다. 일단 단일 셀 설계가 최고로 활용되었다면 전체 마스크 셀 어레이는 쉽게 설계될 수 있다. 임계부분은 낙관하는 상기 방법은 이것이 개별 컴퓨터를 이용하여 워크스테이션(11)에서 컴퓨터화 능력으로부터 편리하게 실행될 수 있기 때문에 장점을 가진다. 셀 설계의 평가는 비교적 적은 노력으로 다른 컴퓨터로 인입될 수 있다. 다른 컴퓨터에서, 평가된 패턴은 예정된 종료 패턴을 획득하기 위해 왜곡 함수(12)로 선회된다. 예측 종료된 패턴이 소정의 패턴에 가장 근사한 후, 대응하여 평가된 패턴을 전부 집적회로 패턴에 대한 특별한 임계부분을 규정하기 위해 워크스테이션(11)내로 인입시킨다.

왜곡 함수(12)는 종료된 패턴에 마스크 패턴과 수학적으로 관련시킨다. 컴퓨터에 의해 이용될 수 있는 수학적 표현으로써 왜곡 함수(12)를 획득하기 위해 마스크 패턴과 종료 패턴의 둘은 실공간에서 수학적으로 먼저 표현된다. 상기 수학적인 표현을 구성하기 위해 공지된 기술이 존재하며, 워크스테이션(111)은 실공간 패턴의 수학적 표현을 구성한다. 종료된 패턴의 수학적 표현은 마스크 패턴의 수학적 표현으로 역선회된다. 비록 역선회 계산이 공지되어 있지만, 그들은 복잡한 컴퓨터에 대해 긴 계산을 할 것이다. 역선회를 실행하는데 한 공지된 접근방법을 실공간 수학적 표면에 퓨리에 변환을 실행하는데 있으며 그때 최종 퓨리에 변환을 나눈다. 나눔의 결과에 반전변환을 실행하는 것은 왜곡 함수를 초래한다. 물론, 왜곡 함수의 수학적 형태는 마스크 패턴의 수학적 표현으로 선회되기 위해 유용한 형태이다. 이는 워크스테이션(11)에서 마스크 패턴을 표현하기 위해 이용된 형태와 일치하는 수학적 형태를 선택하는 것이 바람직하다.

이용하기 위해 편리한 수학적 형태는 X-Y축 상에 있는 것과 같은 마스크 패턴을 특징으로 한다. X-Y좌표로 규정된 어떤 불연속 위치에 대해, 특별한 위치는 패턴 내에서거나 패턴 외부에 있다. 마스크 패턴은 X 및 Y 좌표의 어떤 영역 내에 있다. 그때 마스크 패턴은 패턴내외에 관계없이 존재하는 것과 같은 X-Y 좌표의 영역에서 각 위치를 표현하여 실공간에서 규정된다. 수학적인 표현의 해상도는 좌표에 얼마나 떨어져 있는가에 따른다. 20마이크론 대 20마이크론 영역에 있는 메모리셀 패턴에 대해, 좌표는 0.1마이크론 떨어져 선택된다. 마스크 패턴은 200x200=40,000 X-Y 좌표위치로 표현된다. 종료된 패턴은 종료된 패턴을 내부에서나 외부에서 존재하는 것과 같은 각각 표현된 40,000 X-Y 좌표와 같은 유사한 방법으로 표현된다. 그래서, 양 패턴은 불연속 퓨리에 변환을 실행하는 방법은 공지되어 있다. 두 마스크 및 종료된 패턴의 실공간 수학적 표현 상에 불연속 퓨리에 변환을 실행하는 결과는 두 패턴의 불연속 주파수 공간 표현이다. 종료된 패턴의 불연속 주파수 공간 표현은 마스크 패턴의 불연속 주파수 공간 표현으로 나누어진다. 상기 결과는 왜곡 함수(12)의 불연속 주파수 공간 표면이다. 그래서 반전 불연속 퓨리에 변환을 획득하는 것은 불연속 형태로 실공간에서 수학적 표면으로써 왜곡 함수를 초래한다. 또한, 반전 왜곡 함수(13)는 나눔을 역으로 하여 유사하게 획득될 것이며, 즉, 종료된 패턴의 불연속 주파수 공간 표현에 의해 마스크 패턴의 불연속 주파수 공간 표현을 나눔에 의한다. 그때 나눔의 결과에 대한 반전 불연속 퓨리에 변환을 획득한다.

제2도에서는 퓨리에 변환기법을 이용하여 마스크를 생성하는 직접 유도 접근 방법을 실행하기 위한 공정 흐름도를 도시한다. 제1 및 제2단계는 제1마스크 패턴(FMP) 및 제1웨이퍼 패턴(FWP)을 인입하는 단계이다. 제3단계에서는 상기 두 패턴을 퓨리에 변환을 시킨다. 제4단계에서는 FWP의 퓨리에 변환이 FMP의 퓨리에 변환으로 나누어지며, 상기 왜곡 함수의 주파수 공간 표면을 획득하는 결과이다. 제5단계에서는 종료된 웨이퍼에 대한 소정의 패턴을 인입시키는 단계이다. 제6단계에서는 상기 소정의 패턴의 퓨리에 변환이 패턴의 주파수 공간 표현을 획득하기 위해 실행된다. 제7단계에서는 소정의 패턴에 대한 주파수 공간 표현이 보상된 마스크 패턴의 주파수 공간 표현을 얻기 위해 왜곡 함수의 주파수 공간 표현으로 나누어진다. 제8단계에서는 보상된 마스크 패턴을 획득하기 위해 반전변환이 실행된다. 제9단계에서는 보상된 마스크 패턴이거나 거의 근사적인 패턴을 포함하는 마스크가 생성된다. 제10단계는 왜곡을 포함한 제조공정으로 소정의 패턴이거나 거의 근사적인 웨이퍼상 패턴을 획득하기 위해서 반도체 웨이퍼에 인가된다.

제3도에서는 퓨리에 변환기법을 이용하여 시행착오 접근방법을 실행하기 위한 공정 흐름도를 도시한다. 처음 제4단계까지는 제2도에서 도시한 공정의 흐름도와 동일하며, 제5단계에서는 제2마스크 패턴은 최적의 마스크 패턴의 평가인 것으로 인입된다. 제6단계에서는 제2마스크 패턴의 퓨리에 변환이 그것의 주파수 공간 표현을 획득하기 위해 실행된다. 제7단계에서는 제2패턴의 주파수 공간 표현이 예정된 웨이퍼 패턴의 주파수 공간 표현을 획득하기 위해 왜곡 함수의 주파수 공간 표현으로 승셈된다.. 제8단계에서는 예정된 웨이퍼 패턴을 획득하기 위해 반전변환을 실행한다. 제5 내지 제8단계는 제5단계에 도시한 제2패턴을 획득하기 위해 새로 평가된 패턴을 대응하여 반복된다. 상기 단계는 평가된 패턴이 반도체 웨이퍼상에 소정의 패턴을 가장 근접하게 획득할 수 있는 예정된 패턴을 실행하여 만족할 때까지 반복적으로 실행된다. 특별히 평가된 패턴이 선택된 후, 제9단계에서는 상기 선택된 패턴을 반영하는 마스크가 생성된다. 상기 마스크는 왜곡 함수에 의해 표현된 왜곡을 발생하는 제조공정의 부분으로써 반도체 웨이퍼를 패턴하기 위해 이용된다. 상기 공정후 상기는 소정의 패턴에 거의 근사한 패턴을 가지는 반도체 웨이퍼를 초래한다.

상기 방법으로 유래된 왜곡 함수(12)는 메모리 셀 설계에 인가되므로 써 마스크 패턴으로부터 종료된 패턴을 예정하는데 매우 정확하게 실험적으로 도시되었다. 왜곡 함수(12)는 마스크 패턴으로부터 종료된 패턴을 예견하는데 정확하게 실험적으로 도시된 서클로 단순화된다. 이는 부정확도가 존재하는 수학적 표현의 불연속 형태이다. 상기 부정확도는 계산된 왜곡 함수를 서클보다 다르도록 발생하는 무언가가 있다는 것을 기대한다. 왜곡 서클의 특별한 직경은 가장 정확한 예견이 실험적으로 획득된 것을 산출한다. 석판장비(17)는 특별한 선폭 해상도를 가진 광학장치를 포함한다. 왜곡 서클의 직경에 대한 공헌도는 반응실(19)에서 공정을 발생하며 석판장비(17)로부터 공정을 발생한다. 왜곡 함수(22)로써 이용된 왜곡 서클의 직경에 석판장비 (17)의 공헌도는 석판장비(17)의 선폭 해상도에 직접적으로 관계된다. 또한, 상기는 다른 선폭 해상도를 포함한 석판장비의 이용효과를 예견하는데 약간의 유용성을 제공한다. 서클은 반도체를 제조하는데 전형적인 접근 방법으로써 왜곡 함수이다. 따라서, 서클은 함수를 계산할 필요없이 왜곡 함수로써 직접 시행될 수 있다. 부록 I 는 왜곡 함수로 평가된 패턴의 선회를 실행하기 위해 프로그램의 리스트이며, 왜곡 함수가 서클인 것을 보인다. 상기 특별히 리스트된 프로그램은 주파수 공간에 변환 없이 선회를 실행하며, 이용된 왜곡이 서클로 단순화되었기 때문에 상기는 실용적이다. 부록 I에서는 퓨리에 변환 접근 방법을 이용하여 왜곡 함수로 패턴의 선회를 실행하기 위한 프로그램의 리스트이다. 퓨리에 변환 접근방법은 아주 복잡할 수 있는 일반적인 문제해결에 대해서도 바람직하다. 리스트된 프로그램은 공지된 Basic중 높은 레벨 언어이다.

본 발명이 특별한 실시 예로 서술된 때, 공지된 발명은 상술된 것과 다른 많은 실시 예로 가정될 것이며 여러 방법으로 수정될 것이며 기술상 숙련된 기술인에 의하여 명백하게 될 것이다. 따라서 발명의 정신과 사상의 범위 내에서 첨부된 청구범위에 발명의 모든 수정을 보호하고자 한다.

Claims (4)

1. 설계에 따른 반도체 회로를 제조하는 방법에 있어서, 컴퓨터가 해독할 수 있는 형태로 설계를 수식화하는 단계와, 선회된 설계를 획득하기 위해 반전 왜곡 함수로 설계를 선회하도록 컴퓨터를 이용하는 단계와, 컴퓨터 매체로 상기 선회된 설계를 변환하는 단계와, 마스크를 획득하기 위해 컴퓨터 매체를 이용하는 단계와, 방사감지 재료를 반도체 몸체에 인가하는 단계와, 마스크상에 패턴에 따른 상기 방사감지 재료를 노출하는 단계와, 상기 방사감지 재료의 노출에 따른 상기 방사감지 재료를 선택적으로 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 회로의 제조방법.
2. 반도체 제조공정에 이용하기 위해 마스크의 제조에 대해 컴퓨터 매체를 준비하기 위한 방법에 있어서, 컴퓨터로 해독 가능한 형태로 설계를 준비하는 단계와, 선회된 설계를 산출하기 위해 왜곡 함수로 선계를 선회하도록 컴퓨터를 이용하는 단계와, 상기 선회된 설계를 컴퓨터 매체에 변환하는 단계와, 상기 선회된 설계는 마스크가 형성될 수 있는 컴퓨터 매체에 포함되는 것을 구비하는 것을 특징으로 하는 컴퓨터 매체를 준비하는 방법.
3. 반도체 몸체상에 소정의 패턴을 획득하기 위한 방법에 있어서, 반도체 몸체의 평가된 패턴을 컴퓨터에 인입시키는 단계와, 공정후 반도체 몸체상에 실제로 존재할 수 있는 패턴의 방법에 대한 예측을 획득하기 위해 평가된 패턴으로 왜곡 함수를 선회하도록 컴퓨터를 이용하는 단계와, 왜곡 함수로 선회된 패턴중 하나를 가지는 마스크를 생성하는 단계와, 공정에 의해 왜곡된 것과 같은 생성된 마스크상에 패턴에 따라 반도체 몸체상에 상기 소정의 패턴을 획득하기 위해 생성된 마스크를 이용하여 반도체 몸체를 처리하는 단계를 구비하는 것을 특징으로 하는 소정의 패턴을 획득하는 방법.
4. 소정의 패턴에 거의 근사한 반도체 몸체상에 패턴을 획득하기 위한 방법에 있어서, 소정의 패턴에 예정된 관계를 공급하는 다수의 평가된 패턴을 생성하는 단계와, 공정 후 반도체 몸체상에 실제로 존재할 수 있는 패턴의 방법에 대한 예측을 획득하기 위해 예정된 왜곡 함수에 따라 각각의 평가된 패턴을 왜곡하는 단계와, 왜곡 함수에 따라 왜곡된 때, 소정의 패턴에 가장 근사한 상기 다수의 평가된 패턴중 하나를 선택하는 단계와, 선택된 패턴을 가지는 마스크를 생성하는 단계와, 반도체 몸체상에 소정의 패턴에 거의 근사한 상기 패턴을 획득하기 위해 생성된 마스크를 이용하는 반도체 몸체를 처리하는 단계를 구비하는 것을 특징으로 하는 패턴을 획득하는 방법.

Images