KR960009153A - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR960009153A KR960009153A KR1019940020654A KR19940020654A KR960009153A KR 960009153 A KR960009153 A KR 960009153A KR 1019940020654 A KR1019940020654 A KR 1019940020654A KR 19940020654 A KR19940020654 A KR 19940020654A KR 960009153 A KR960009153 A KR 960009153A
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- layer pattern
- silicon layer
- forming
- charge storage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 전하보존전극 콘택홀을 구비하는 층간절연막상에 제1 다결정 실리콘층을 도포하고, 상기 제1 다결정 실리콘층을 틀체 형상의 마스크를 사용하여 패턴닝하여 기둥형상으로 전하보존전극 콘택홀을 메우는 부분과 그와 이격되어 있는 틀체 형상으로 분리한 후, 상기 틀체 형상의 제1 다결정 실리콘층 패턴의 측벽에 스페이서 형상의 제2 다결정 실리콘층 패턴을 형성하여 상기 제1 다결정 실리콘층 패턴들을 연결시켜 표면적이 증가된 전하보존전극을 형성하였으므로, 소자의 고집적화에 유리하고 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명의 일실시예에 따른 반도체소자의 제조 공정도.
제3도는 본 발명의 다른 실시예에 따른 반도체소자의 단면도.
Claims (4)
- 소자분리를 위한 필드산화막과 게이트산화막과 게이트전극 및 확산영역이 형성되어 있는 반도체기판상의 전표면에 형성되어 있는 층간절연막과, 상기 확산영역에서 전하보존전극 콘택으로 예정되어 있는 부분상의 층간절연막이 제거되어 상기 확산영역을 노출시키는 전하보존전극 콘택홀과, 상기 전하보존전극 콘택홀을 메우는 기둥 형상의 제1 다결정 실리콘층 패턴과, 상기 층간절연막 상에 형성되어 있고 상기 전하보존전극 콘택홀을 메운 제1 다결정 실리콘층 패턴의 상측을 노출시키는 식각장벽층 패턴과, 상기 제1 다결정 실리콘층 패턴 양측의 층간절연막 상에 예정된 폭으로 순차적으로 적층되어 있는 마스크층 패턴 및 다른 제1 다결정 실리콘층 패턴과, 상기 적층되어 있는 마스크층 패턴 및 제1 다결정 실리콘층 패턴의 측벽에 형성되어 상기 기둥형상의 제1 다결정 실리콘층 패턴과 연결되는 스페이서 형상의 제2 다결정 실리콘층 패턴을 구비하는 반도체소자.
- 소자분리를 위한 필드산화막과 게이트산화막과 게이트전극 및 확산영역이 형성되어 있는 반도체기판상에 전하보존전극 콘택홀을 구비하는 층간절연막을 형성하는 공정과, 상기 구조의 전표면에 식각장벽층과 마스크층을 순차적으로 형성하는 공정과, 상기 확상영역에서 전하보존전극 콘택으로 예정되어 있는 부분 보다 크게 층간절연막을 노출시키는 마스크층 및 식각장벽층 패턴을 형성하는 공정과, 상기 마스크층 및 식각장벽층 패턴의 측벽에 폴리 스페이서를 형성하는 공정과, 상기 다결정 실리콘층 패턴과 폴리 스페이서를 마스크로 노출되어 있는 층간절연막을 제거하여 전하보존전극 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 제1 다결정 실리콘층을 도포하여 상기 전하보존전극 콘택홀을 메우는 공정과, 상기 제1 다결정 실리콘층상에 희생막을 형성하는 공정과, 상기 제1 다결정 실리콘층에서 전하보존전극 콘택홀을 메운 부분의 상측을 노출시키는 소정의 폭을 갖는 감광막패턴을 상기 희생막 상에 형성하는 공정과, 상기 감광막패턴에 의해 노출되어 있는 희생막에서 마스크층 패턴까지 순차적으로 제거하여 상기 전하보존전극 콘택홀을 메운 기둥형상의 제1 다결정 실리콘층 패턴과 상기 식각장벽층상에 소정의 폭을 갖고 적층되어 있는 마스크층과 다른 제1 다결정 실리콘층 패턴 및 희생막 패턴을 형성하는 공정과, 상기 마스크층 패턴에서 희생막 패턴까지의 측벽에 스페이서 형상의 제2 다결정 실리콘층 패턴을 형성하여 상기 제1 다결정 실리콘층 패턴들을 연결하는 공정을 구비하는 반도체소자의 제조방법.
- 제2항에서 있어서, 상기 마스크층을 다결정 실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제2항에 있어서, 상기 희생막을 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940020654A KR0132747B1 (ko) | 1994-08-22 | 1994-08-22 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940020654A KR0132747B1 (ko) | 1994-08-22 | 1994-08-22 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009153A true KR960009153A (ko) | 1996-03-22 |
| KR0132747B1 KR0132747B1 (ko) | 1998-04-16 |
Family
ID=19390830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940020654A KR0132747B1 (ko) | 1994-08-22 | 1994-08-22 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0132747B1 (ko) |
-
1994
- 1994-08-22 KR KR1019940020654A patent/KR0132747B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0132747B1 (ko) | 1998-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0156646B1 (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| KR960009153A (ko) | 반도체소자 및 그 제조방법 | |
| KR100271786B1 (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| KR0151257B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100204018B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR960006721B1 (ko) | 스택 캐패시터 제조방법 | |
| KR0161874B1 (ko) | 커패시터 제조방법 | |
| KR0154163B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950034630A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026812A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026852A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR950010077A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR960026857A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20010068610A (ko) | 커패시터 제조방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026817A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026819A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR960026799A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |