JPH01124195A - セルフリフレッシュ方式 - Google Patents
セルフリフレッシュ方式Info
- Publication number
- JPH01124195A JPH01124195A JP62282732A JP28273287A JPH01124195A JP H01124195 A JPH01124195 A JP H01124195A JP 62282732 A JP62282732 A JP 62282732A JP 28273287 A JP28273287 A JP 28273287A JP H01124195 A JPH01124195 A JP H01124195A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- row
- memory cell
- row address
- external control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はダイナミックRAM、特に、画像用に用いる連
続的な読み出し/書き込みを行うフィールドメモリのセ
ルフリフレッシュ方式に関する。
続的な読み出し/書き込みを行うフィールドメモリのセ
ルフリフレッシュ方式に関する。
〈従来の技術〉
フィールドメモリは通常のデータメモリとは異なり、画
像データを直列に書き込み/読み出しするものであるか
ら、ある一定の周期でメモリセルアレイが自動的にリフ
レッシュされるという性質をもっている。その周期はN
TSC標準テレビ信号の場合は約16.6msである。
像データを直列に書き込み/読み出しするものであるか
ら、ある一定の周期でメモリセルアレイが自動的にリフ
レッシュされるという性質をもっている。その周期はN
TSC標準テレビ信号の場合は約16.6msである。
一方、標準的なダイナミックRAMのリフレッシュ周期
は、256KDRAMでは4ms、IMDRAMでは8
msと規定されており、16.6msより短いため、何
等かの方法でリフレッシュを行う必要があった。通常は
ダイナミックRAMの外部にリフレッシュ制御用の回路
を持ち、一定周期毎にリフレッシュを行っている。
は、256KDRAMでは4ms、IMDRAMでは8
msと規定されており、16.6msより短いため、何
等かの方法でリフレッシュを行う必要があった。通常は
ダイナミックRAMの外部にリフレッシュ制御用の回路
を持ち、一定周期毎にリフレッシュを行っている。
〈発明が解決しようとする間頂点〉
上記リフレッシュ方式は外部回路が必要であり、フィー
ルドメモリを用いた装置の設計を複雑にすると共に部品
点数増大の要因となっていた。
ルドメモリを用いた装置の設計を複雑にすると共に部品
点数増大の要因となっていた。
本発明はリフレッシュ制御回路を内蔵し、外部よりの制
御なしに、自動的にリフレッシュを行わせることにより
、上記問題点を解決しようとするものである。
御なしに、自動的にリフレッシュを行わせることにより
、上記問題点を解決しようとするものである。
く問題点を解決するための手段〉
メモリセルが行列状に配置されたダイナミックRAMV
C於いて、任意の行を指定し、読み出した後に、内蔵す
るリフレッシュアドレスカウンタにより、リフレッシュ
行アドレスを自動的に発生させることにより、外部より
の制御なしにリフレッシュを行う。
C於いて、任意の行を指定し、読み出した後に、内蔵す
るリフレッシュアドレスカウンタにより、リフレッシュ
行アドレスを自動的に発生させることにより、外部より
の制御なしにリフレッシュを行う。
〈実施例〉
第1図は本発明の一実施例を示すブロック図である。
図に於いて、MAはメモリセルM11+・・・、 Mj
i(が行列状に配置されたメモリセルアレイ、ACIは
行アドレスカウンタ、AC2はリフレッシュアドレスカ
ウンタ、MPはマルチプレクサ、R(Rt+・・・、R
j)は行デコーダ、5(sl、・・・rsk)は列セン
スアンプ、φTFは転送信号、L(L、・・・、Lk)
はR/Wレジスタ、Iloは入出カライン、C(C++
・・・、Ck)は列セレクタ、SCKはシフトクロック
である。
i(が行列状に配置されたメモリセルアレイ、ACIは
行アドレスカウンタ、AC2はリフレッシュアドレスカ
ウンタ、MPはマルチプレクサ、R(Rt+・・・、R
j)は行デコーダ、5(sl、・・・rsk)は列セン
スアンプ、φTFは転送信号、L(L、・・・、Lk)
はR/Wレジスタ、Iloは入出カライン、C(C++
・・・、Ck)は列セレクタ、SCKはシフトクロック
である。
第2図のタイミング図と共に、動作を以下に説明する。
行アドレスカウンタAC1の内容により、行デコーダR
1,・・・、Rjの内、1個のデコーダRnが選択され
、2次元に配列されたメモリセルMll 。
1,・・・、Rjの内、1個のデコーダRnが選択され
、2次元に配列されたメモリセルMll 。
・・・、Mjkの中より、’nl+・・・+Mnkか活
性化され、予め書き込まれていたデータが列センスアン
プsl、・・・、SkKより読み出される。転送信号φ
TFによりSl、・・・、Sk上のデータはR/Wレジ
スタt、l l・・・+Lkへ転送される。その後、シ
フトクロック5CKKより列セレクタCI、・・・、C
kが動作し、cl、c2.・・・、Ckの順にセレクタ
がオンし、R/WレジスタLl、・・・、Lkの内容が
直列に入出カラインI10上に読み出される。次に、行
アドレスカウンタACIが1進むことにより、行デコー
ダRn+1 が選択され、メモリセルM(n+1)It
・・・+ M(n+1 )kのデータが同様の手順で入
出カラインI10上に読み出される。このようにして、
メモリセルアレイMAの全データが直列データとしてI
10端子より外部へ供給される。
性化され、予め書き込まれていたデータが列センスアン
プsl、・・・、SkKより読み出される。転送信号φ
TFによりSl、・・・、Sk上のデータはR/Wレジ
スタt、l l・・・+Lkへ転送される。その後、シ
フトクロック5CKKより列セレクタCI、・・・、C
kが動作し、cl、c2.・・・、Ckの順にセレクタ
がオンし、R/WレジスタLl、・・・、Lkの内容が
直列に入出カラインI10上に読み出される。次に、行
アドレスカウンタACIが1進むことにより、行デコー
ダRn+1 が選択され、メモリセルM(n+1)It
・・・+ M(n+1 )kのデータが同様の手順で入
出カラインI10上に読み出される。このようにして、
メモリセルアレイMAの全データが直列データとしてI
10端子より外部へ供給される。
このメモリセルアレイが標準NTSC信号における1フ
イ一ルド分を記憶できる容量を持つとし、行デコーダの
数を1フイ一ルド分の走査線の数に等しいとすると、1
フイールドは16.6 mS であり、コンポジット
ビデオ信号を3 fsc (fscはカラーサブキャリ
ア周波数”=;158MHz)にてサンプリングすると
、 j=26i11 である。本構成に於いては、メモリセルMllがアクセ
スされ、Mjkがアクセスされるまでの時間は約16.
6msであり、〈従来の技術〉の項で述べたように、通
常のリフレッシュ周期より長いため、記憶していた内容
が破壊する恐れがある。本方式は、第2図のタイミング
図に示すように、リフレッシュ行デコーダ信号を転送信
号φπの間に発生させ、リフレッシュを行わせるもので
ある。第2図は転送信号間に3本のリフレッシュアドレ
ス’m r Rrrl+1 rRm+2を押入してbる
。次のφTF信号の後には、Rm+ll 、Rm+4
、Rm+5等を発生せしめる。これらリフレッシュアド
レスの発生により、第2図では、行アドレスが1周する
間にリフレッシュアドレスは3周することになるので、
各メモリセルのリフレッシュ周期は、 16.6ms #5.5ms となる。
イ一ルド分を記憶できる容量を持つとし、行デコーダの
数を1フイ一ルド分の走査線の数に等しいとすると、1
フイールドは16.6 mS であり、コンポジット
ビデオ信号を3 fsc (fscはカラーサブキャリ
ア周波数”=;158MHz)にてサンプリングすると
、 j=26i11 である。本構成に於いては、メモリセルMllがアクセ
スされ、Mjkがアクセスされるまでの時間は約16.
6msであり、〈従来の技術〉の項で述べたように、通
常のリフレッシュ周期より長いため、記憶していた内容
が破壊する恐れがある。本方式は、第2図のタイミング
図に示すように、リフレッシュ行デコーダ信号を転送信
号φπの間に発生させ、リフレッシュを行わせるもので
ある。第2図は転送信号間に3本のリフレッシュアドレ
ス’m r Rrrl+1 rRm+2を押入してbる
。次のφTF信号の後には、Rm+ll 、Rm+4
、Rm+5等を発生せしめる。これらリフレッシュアド
レスの発生により、第2図では、行アドレスが1周する
間にリフレッシュアドレスは3周することになるので、
各メモリセルのリフレッシュ周期は、 16.6ms #5.5ms となる。
第1図の例ではj=263 、に=678 であり、3
f SCでサンプリングし、量子化ビットを6ビツト
とすると、1フイールドを記憶するための容量は、 263X678X6#IMビット となる。1Mビットクラスのリフレッシュ周期は8ms
以内であるから、本実施例ではこの条件を充分満足する
ことがわかる。
f SCでサンプリングし、量子化ビットを6ビツト
とすると、1フイールドを記憶するための容量は、 263X678X6#IMビット となる。1Mビットクラスのリフレッシュ周期は8ms
以内であるから、本実施例ではこの条件を充分満足する
ことがわかる。
転送信号φTF間に挿入するリフレッシュアドレス本数
をtとすると、リフレッシュ周期は16.6m s /
Lになる。また、t=1の場合、特に読み出し行アドレ
スRnとリフレッシュ行アドレスRmとの間に、 m:rl+j− なる関係をもたせると、1周期のほぼ半分で全メモリセ
ルをリフレッシュすることが可能であり、t=2と同じ
効果がある。tは少ない方が消費電流は少なくなるので
有効な方法である。
をtとすると、リフレッシュ周期は16.6m s /
Lになる。また、t=1の場合、特に読み出し行アドレ
スRnとリフレッシュ行アドレスRmとの間に、 m:rl+j− なる関係をもたせると、1周期のほぼ半分で全メモリセ
ルをリフレッシュすることが可能であり、t=2と同じ
効果がある。tは少ない方が消費電流は少なくなるので
有効な方法である。
〈発明の効果〉
本発明により、特に外部よりの制御なしにリフレッシュ
動作が可能になり、システムの部品点数が削減され、又
システム設計が容易になる。また、リフレッシュアドレ
ス本数tを増やすことによりリフレッシュ周期は短くな
るので、逆に読み出しのシフトクロックSCKを遅くす
ることが可能になり、メモリの動作領域が拡がる。
動作が可能になり、システムの部品点数が削減され、又
システム設計が容易になる。また、リフレッシュアドレ
ス本数tを増やすことによりリフレッシュ周期は短くな
るので、逆に読み出しのシフトクロックSCKを遅くす
ることが可能になり、メモリの動作領域が拡がる。
第1図は本発明の一実施例を示すブロック図、第2図は
そのタイミング図である。 符号の説明 ACI :行アドレスカウンタ、AC2:リフレッシ
ュアドレスカウンタ、MP:マルチプレクサ、R(R1
、・・・、Rj):行デコーダ、MA:メモリセルアレ
イ、Mll、・・・tMjk’メモリセノペ S (S
t r・・・、Sk):列センスアンプ、L(Ll 、
・・・、Lk):R/ Wレジスタ、I10二人出カラ
イン、C(CIr−、Ck):列セレクタ、−TF:転
送信号、SCK:シフトクロック。
そのタイミング図である。 符号の説明 ACI :行アドレスカウンタ、AC2:リフレッシ
ュアドレスカウンタ、MP:マルチプレクサ、R(R1
、・・・、Rj):行デコーダ、MA:メモリセルアレ
イ、Mll、・・・tMjk’メモリセノペ S (S
t r・・・、Sk):列センスアンプ、L(Ll 、
・・・、Lk):R/ Wレジスタ、I10二人出カラ
イン、C(CIr−、Ck):列セレクタ、−TF:転
送信号、SCK:シフトクロック。
Claims (1)
- 1、メモリセルが行列状に配置されたダイナミックRA
Mに於いて、任意の行を指定し、読み出した後に、内蔵
するリフレッシュアドレスカウンタにより、リフレッシ
ュ行アドレスを自動的に発生させることにより、外部よ
りの制御無しにリフレッシュを行うことを特徴とするセ
ルフリフレッシュ方式。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62282732A JPH01124195A (ja) | 1987-11-09 | 1987-11-09 | セルフリフレッシュ方式 |
US07/268,499 US4972376A (en) | 1987-11-09 | 1988-11-08 | Self-refresh system for use in a field memory device operating without reliance upon external control |
US07/615,876 US5146430A (en) | 1987-11-09 | 1990-11-20 | Self-refresh system for use in a field memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62282732A JPH01124195A (ja) | 1987-11-09 | 1987-11-09 | セルフリフレッシュ方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01124195A true JPH01124195A (ja) | 1989-05-17 |
Family
ID=17656323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62282732A Pending JPH01124195A (ja) | 1987-11-09 | 1987-11-09 | セルフリフレッシュ方式 |
Country Status (2)
Country | Link |
---|---|
US (2) | US4972376A (ja) |
JP (1) | JPH01124195A (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014242A (en) * | 1987-12-10 | 1991-05-07 | Hitachi, Ltd. | Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit |
JP2928263B2 (ja) * | 1989-03-20 | 1999-08-03 | 株式会社日立製作所 | 半導体装置 |
JP2547268B2 (ja) * | 1990-03-14 | 1996-10-23 | シャープ株式会社 | 半導体記憶装置の内部アドレス決定装置 |
JP3018498B2 (ja) * | 1990-11-30 | 2000-03-13 | 日本電気株式会社 | 半導体記憶装置 |
JPH04259983A (ja) * | 1991-02-15 | 1992-09-16 | Hitachi Ltd | 半導体記憶装置 |
JPH04372790A (ja) * | 1991-06-21 | 1992-12-25 | Sharp Corp | 半導体記憶装置 |
US5237573A (en) * | 1992-03-31 | 1993-08-17 | Apple Computer, Inc. | Method and apparatus for selectively switching between input signals |
JP2817107B2 (ja) * | 1992-12-28 | 1998-10-27 | キヤノン株式会社 | 画像入力装置 |
JP3001342B2 (ja) * | 1993-02-10 | 2000-01-24 | 日本電気株式会社 | 記憶装置 |
KR950014089B1 (ko) * | 1993-11-08 | 1995-11-21 | 현대전자산업주식회사 | 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치 |
US5450364A (en) * | 1994-01-31 | 1995-09-12 | Texas Instruments Incorporated | Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices |
US5446695A (en) * | 1994-03-22 | 1995-08-29 | International Business Machines Corporation | Memory device with programmable self-refreshing and testing methods therefore |
KR0122107B1 (ko) * | 1994-06-04 | 1997-12-05 | 김광호 | 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치 |
US5530836A (en) * | 1994-08-12 | 1996-06-25 | International Business Machines Corporation | Method and apparatus for multiple memory bank selection |
US5506810A (en) * | 1994-08-16 | 1996-04-09 | Cirrus Logic, Inc. | Dual bank memory and systems using the same |
US5923829A (en) * | 1994-08-25 | 1999-07-13 | Ricoh Company, Ltd. | Memory system, memory control system and image processing system |
JPH08139290A (ja) * | 1994-11-11 | 1996-05-31 | Toshiba Corp | 半導体記憶装置 |
US6005818A (en) * | 1998-01-20 | 1999-12-21 | Stmicroelectronics, Inc. | Dynamic random access memory device with a latching mechanism that permits hidden refresh operations |
JP2007036425A (ja) * | 2005-07-25 | 2007-02-08 | Pentax Corp | アナログ機器駆動システムおよび撮像装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61165886A (ja) * | 1985-01-18 | 1986-07-26 | Hitachi Ltd | ダイナミツク型ram |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5873096A (ja) * | 1981-10-27 | 1983-05-02 | Nec Corp | 半導体メモリ |
JPS5987695A (ja) * | 1982-11-11 | 1984-05-21 | Toshiba Corp | 半導体記憶装置 |
JPS59140694A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | ダイナミツクramのリフレツシユ方法 |
JPS60211692A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 半導体記憶装置 |
JPS615495A (ja) * | 1984-05-31 | 1986-01-11 | Toshiba Corp | 半導体記憶装置 |
US4747082A (en) * | 1984-11-28 | 1988-05-24 | Hitachi Ltd. | Semiconductor memory with automatic refresh means |
JPH087995B2 (ja) * | 1985-08-16 | 1996-01-29 | 富士通株式会社 | ダイナミツク半導体記憶装置のリフレツシユ方法および装置 |
US4754425A (en) * | 1985-10-18 | 1988-06-28 | Gte Communication Systems Corporation | Dynamic random access memory refresh circuit selectively adapted to different clock frequencies |
US4700330A (en) * | 1985-10-30 | 1987-10-13 | Digital Equipment Corporation | Memory for a digital data processing system including circuit for controlling refresh operations during power-up and power-down conditions |
US4691303A (en) * | 1985-10-31 | 1987-09-01 | Sperry Corporation | Refresh system for multi-bank semiconductor memory |
US4797850A (en) * | 1986-05-12 | 1989-01-10 | Advanced Micro Devices, Inc. | Dynamic random access memory controller with multiple independent control channels |
-
1987
- 1987-11-09 JP JP62282732A patent/JPH01124195A/ja active Pending
-
1988
- 1988-11-08 US US07/268,499 patent/US4972376A/en not_active Expired - Fee Related
-
1990
- 1990-11-20 US US07/615,876 patent/US5146430A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61165886A (ja) * | 1985-01-18 | 1986-07-26 | Hitachi Ltd | ダイナミツク型ram |
Also Published As
Publication number | Publication date |
---|---|
US4972376A (en) | 1990-11-20 |
US5146430A (en) | 1992-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01124195A (ja) | セルフリフレッシュ方式 | |
US4847809A (en) | Image memory having standard dynamic RAM chips | |
JP2740097B2 (ja) | クロック同期型半導体記憶装置およびそのアクセス方法 | |
GB2051443A (en) | Serial-parallel signal converter | |
JPH0816882B2 (ja) | 半導体記憶装置 | |
JP2823466B2 (ja) | 半導体記憶装置 | |
US5384581A (en) | Image processing apparatus | |
JP2501101B2 (ja) | 画像メモリ | |
US6215706B1 (en) | Fast structure dram | |
JP2937717B2 (ja) | メモリ装置 | |
JP2615050B2 (ja) | 半導体メモリ | |
KR920009770B1 (ko) | 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 | |
JP2623612B2 (ja) | ダイナミックメモリ | |
JPH0713860B2 (ja) | 半導体記憶装置 | |
KR870009294A (ko) | 비트 슬라이스 프로세서용 레지스터 파일 | |
JPS61289596A (ja) | 半導体記憶装置 | |
JP2629450B2 (ja) | メモリ回路 | |
US20010055232A1 (en) | Serial access memory and data write/read method | |
JPH036595B2 (ja) | ||
JP2689498B2 (ja) | 画像メモリ装置 | |
JPS6089891A (ja) | 半導体メモリ | |
JPH01128295A (ja) | 半導体メモリ装置 | |
JPH05159566A (ja) | デュアルポートメモリ | |
JPH0291880A (ja) | 画像メモリ | |
JPS63281297A (ja) | ダイナミツクram |