KR960002878A - 바이폴라 접합 트랜지스터(bjt) 제조방법 - Google Patents

바이폴라 접합 트랜지스터(bjt) 제조방법 Download PDF

Info

Publication number
KR960002878A
KR960002878A KR1019940013259A KR19940013259A KR960002878A KR 960002878 A KR960002878 A KR 960002878A KR 1019940013259 A KR1019940013259 A KR 1019940013259A KR 19940013259 A KR19940013259 A KR 19940013259A KR 960002878 A KR960002878 A KR 960002878A
Authority
KR
South Korea
Prior art keywords
contact hole
layer
base
conductive layer
forming
Prior art date
Application number
KR1019940013259A
Other languages
English (en)
Other versions
KR0161378B1 (ko
Inventor
최정달
김병철
장동수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940013259A priority Critical patent/KR0161378B1/ko
Priority to JP14436295A priority patent/JP4276705B2/ja
Publication of KR960002878A publication Critical patent/KR960002878A/ko
Priority to US08/686,411 priority patent/US5736447A/en
Application granted granted Critical
Publication of KR0161378B1 publication Critical patent/KR0161378B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

폴리실리콘 에미터를 이용한 BJT 제조방법이 개시되어 있다. 베이스 영역 및 콜랙터 영역이 형성되어 있는 반도체 기판 상에 제1절연막을 형성하고, 제1절연막을 베이스 영역의 일부가 노출되도록 패터닝하여 에미터 콘택 홀을 형성한 다음, 상기 결과물 전면에 제1도전층을 형성하고, 기판 전면에 불순물을 이온주입한다. 이어서, 베이스 영역의 일부 및 콜렉터 영역의 일부가 노출되도록 제1절연막 및 제1도전층을 패터닝하여 베이스 콘택 홀 및 콜렉터 콘택 홀을 형성한다. 본 발명에 의하면, 폴리실리콘 에미터의 패터닝이 제2도전층 패터닝과 동시에 이루어짐으로 공정을 단순화한다.

Description

바이폴라 접합 트랜지스터(BJT) 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도 내지 제14도는 본 발명에 따른 폴리실리콘 에미터를 이용한 PNP구조의 BJT제조방법을 설명하기 위한 단면도들이다.

Claims (7)

  1. 베이스 영역 및 콜렉터 영역이 형성되어 있느 반도체 기판 상에 제1절연막을 형성하는 제1단계; 상기 제1절연막을 상기 베이스 영역의 일부가 노출되도록 패터닝하여 에미터 콘택 홀을 형성하는 제2단계; 상기 결과물 전면에 제1도전층을 형성하는 제3단계; 상기 기판 전면에 불순물을 이온주입하는 제4단계; 상기 베이스 영역의 일부 및 콜렉터 영역의 일부가 노출되도록 상기 제1도전층 및 제1절연막을 패터님하여 베이스 콘택홀 및 콜렉터 콘택 홀을 형성하는 제5단계; 및 에미터, 베이스, 콜렉터 콘택 홀들이 형성되어 있는 상기 결과물전면에 제2도전층을 형성하고 상기 제2도전층 및 상기 제1돈전층을 패터닝하여, 에미터 콘택 홀을 통하여 상기기판과 접속되는 에미터 콘택과, 상기 베이스 콘택 홀을 통하여 상기 기판과 접속되는 베이스 콘택, 및 상기 콜렉터 콘택 홀을 통하여 상기 기판과 접속되는 콜렉터 콘택을 형성하는 제6단계를 구비하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 제1절연막은 불순물이 도핑되니 않은 LTO, 또는 HTO의 단일층으로 구성되거나, LTO, 또는 HTO와 BPSG의 이중층으로 구성되는 것을 특징으로 한느 바이폴라 트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 제1도정층은 폴리실리콘, 또는 인-시츄 도핑 폴리실리콘인 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  4. 제1항에 있어서, 상기 제1도전층에 불순물을 이온주입한 후 어닐링을 실시하는 공정을 더 구비하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  5. 제4항에 있어서, 상기 어닐링은 800~950℃의 온도와 질소분위기에에서 실시하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  6. 제4항에 있어서, 상기 어닐링은 600℃이상의 온도와 질소분위기에서 RTA(rapid thermal anneal) 방법으로 실시하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  7. 제1항에 있어서, 제2도전층은 폴리실리코느 인-시츄 도핑 폴리실리콘, 금속실리사이드 군에서 선택된 어느 하나인 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013259A 1994-06-13 1994-06-13 바이폴라 접합 트랜지스터 제조방법 KR0161378B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940013259A KR0161378B1 (ko) 1994-06-13 1994-06-13 바이폴라 접합 트랜지스터 제조방법
JP14436295A JP4276705B2 (ja) 1994-06-13 1995-06-12 ポリシリコンエミッタを備えたバイポーラ接合トランジスタの製造方法
US08/686,411 US5736447A (en) 1994-06-13 1996-07-26 Method for manufacturing a bipolar junction transistor having a polysilicon emitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013259A KR0161378B1 (ko) 1994-06-13 1994-06-13 바이폴라 접합 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR960002878A true KR960002878A (ko) 1996-01-26
KR0161378B1 KR0161378B1 (ko) 1998-12-01

Family

ID=19385188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013259A KR0161378B1 (ko) 1994-06-13 1994-06-13 바이폴라 접합 트랜지스터 제조방법

Country Status (3)

Country Link
US (1) US5736447A (ko)
JP (1) JP4276705B2 (ko)
KR (1) KR0161378B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534519B1 (ko) * 1998-09-18 2006-03-14 주식회사 코오롱 크림프성이 우수한 해도형 극세사 및 그의 제조방법.

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145058B1 (ko) * 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
US6180478B1 (en) 1999-04-19 2001-01-30 Industrial Technology Research Institute Fabrication process for a single polysilicon layer, bipolar junction transistor featuring reduced junction capacitance
JP4870873B2 (ja) * 2001-03-08 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20070102789A1 (en) * 2005-11-09 2007-05-10 International Business Machines Corporation Bipolar transistor and back-gated transistor structure and method
US8486797B1 (en) 2012-05-25 2013-07-16 International Business Machines Corporation Bipolar junction transistor with epitaxial contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775453A (en) * 1980-10-29 1982-05-12 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH0817180B2 (ja) * 1989-06-27 1996-02-21 株式会社東芝 半導体装置の製造方法
JPH07114210B2 (ja) * 1990-01-26 1995-12-06 株式会社東芝 半導体装置の製造方法
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
US5420050A (en) * 1993-12-20 1995-05-30 United Technologies Corporation Method of enhancing the current gain of bipolar junction transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534519B1 (ko) * 1998-09-18 2006-03-14 주식회사 코오롱 크림프성이 우수한 해도형 극세사 및 그의 제조방법.

Also Published As

Publication number Publication date
US5736447A (en) 1998-04-07
JPH07335664A (ja) 1995-12-22
JP4276705B2 (ja) 2009-06-10
KR0161378B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
US5525833A (en) Process for making a bipolar junction transistor with a self-aligned base contact
KR960002878A (ko) 바이폴라 접합 트랜지스터(bjt) 제조방법
JPH04102335A (ja) セルフアライン接触を有するバイポーラトランジスタの製作プロセス
KR960019765A (ko) 바이폴라 트랜지스터 및 그 제조방법
KR950007087A (ko) 병합된 소자를 지원하는 BiCMOS 공정
US5554549A (en) Salicide process for FETs
KR950021503A (ko) 병합 디바이스를 지원하기 위한 바이씨모스(BiCMOS) 및 이의 형성방법
US5834811A (en) Salicide process for FETs
TW429523B (en) Method of manufacturing semiconductor device
JPH09134971A (ja) Ｓｏｉ上の多数のマイクロ電子回路の製造方法
JPH06168953A (ja) バイポーラトランジスタ
KR910010625A (ko) 반도체 장치의 제조방법
KR890005885A (ko) 바이폴라 트랜지스터의 제조방법
KR100233292B1 (ko) 바이폴라 접합 트랜지스터 제조방법
KR960012512A (ko) 반도체장치의 제조방법
KR970030882A (ko) 바이폴라접합트랜지스터 및 그 제조 방법
KR970053005A (ko) 바이폴라 트랜지스터 및 그 제조방법
JPS63114261A (ja) トランジスタ用の自己整合型ベース分路
JPS61251164A (ja) Ｂｉ−ＭＩＳ集積回路の製造方法
KR980005502A (ko) 반도체장치의 콘택영역 형성방법
KR960039420A (ko) 3극 필드 에미터 제조방법
KR960039142A (ko) 반도체 소자의 콘택 제조방법
JPS61150274A (ja) 半導体装置の製造方法
KR900019255A (ko) 질화막을 이용한 자기정렬 바이폴라 트랜지스터 제조방법
KR960019764A (ko) 자기정렬 쌍극자 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee