KR970030882A - 바이폴라접합트랜지스터 및 그 제조 방법 - Google Patents
바이폴라접합트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970030882A KR970030882A KR1019950043274A KR19950043274A KR970030882A KR 970030882 A KR970030882 A KR 970030882A KR 1019950043274 A KR1019950043274 A KR 1019950043274A KR 19950043274 A KR19950043274 A KR 19950043274A KR 970030882 A KR970030882 A KR 970030882A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity
- film
- bipolar junction
- junction transistor
- doped
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 7
- 229920005591 polysilicon Polymers 0.000 claims 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 4
- 150000004767 nitrides Chemical class 0.000 claims 4
- 150000002500 ions Chemical class 0.000 claims 3
- 230000000737 periodic effect Effects 0.000 claims 3
- 238000000137 annealing Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 125000006850 spacer group Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 그 상부에 절연막이 형성되고 저농도의 제1불순물이 도핑된 SOI 영역과, 상기 저농도의 제1불순물이 도핑된 SOI의 일측에 연장되어 접속된 고농도의 제1불순물이 도핑된 SOI 영역으로 이루어진 콜렉터; 상기 절연막 표면과 상기 절연막 일측벽에 걸쳐 형성되는 전도막과, 상기 저농도의 제1불순물이 도핑된 SOI영역의 타측에 연장되어 접속되는 저농도의 제2불순물이 도핑된 SOI 영역으로 이루어지는 베이스; 상기 저농도의 제2불순물이 도핑된 SOI 영역에 연장되어 접속되는 고농도의 제1불순물이 도핑된 SOI 영역으로 이루어진 에미터로 구성되는 것을 특징으로 하는 바이폴라접합트랜지스터 및 그 제조 방법에 관한 것으로, 간단한 공정으로 매우 적의 폭의 베이스를 형성하여 매우 높은 컷 오프 주파수를 가지는 BJT 제조할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1(a)도 내지 제1(e)도는 본 발명의 일실시예에 따른 BJT 제조 공정도.
제2(a)도 내지 제2(d)도는 본 발명의 다른 실시예에 따른 BJT 형성 공정도.
Claims (20)
- 바이폴라접합트랜지스터에 있어서; 그 상부에 절연막이 형성되고 저농도의 제1불순물이 도핑된 SOI 영역과, 상기 저농도의 제1불순물이 도핑된 SOI의 일측에 연장되어 접속된 고농도의 제1불순물이 도핑된 SOI 영역으로 이루어진 콜렉터; 상기 절연막 표면과 상기 절연막 일측벽에 걸쳐 형성되는 전도막과, 상기 저농도의 제1불순물이 도핑된 SOI영역의 타측에 연장되어 접속되는 저농도의 제2불순물이 도핑된 SOI 영역으로 이루어지는 베이스; 상기 저농도의 제2불순물이 도핑된 SOI 영역에 연장되어 접속되는 고농도의 제1불순물이 도핑된 SOI 영역으로 이루어진 에미터로 구성되는 것을 특징으로 하는 바이폴라접합트랜지스터.
- 제1항에 있어서; 상기 베이스를 이루는 전도막은 고농도의 제2불순물이 도핑된 폴리실리콘막인 것을 특징으로 하는 바이폴라접합트랜지스터.
- 제2항에 있어서; 상기 베이스를 이루는 전도막은 상기 절연막 표면에는 고농도의 제2불순물이 도핑된 폴리실리콘막으로, 상기 절연막 일측벽에는 저농도의 제2불순물이 도핑된 폴리실리콘막으로 이루어지는 것을 특징으로 하는 바이폴라접합트랜지스터.
- 제1항 내지 제3항 중 어느 한 항에 있어서; 상기 제1불순물 및 제2불순물은 주기율표상의 3가 또는 5가 불순물 중 어느 하나인 것을 특징으로 하는 바이폴라접합트랜지스터.
- 바이폴라접합트랜지스터 제조 방법에 있어서; 저농도의 제1불순물이 주입된 SOI상의 소정 부위에 절연막 패턴을 형성하는 제1단계; 베이스용 전도막을 상기 절연막 표면과 상기 절연막 일측벽에 걸쳐 패터닝하는 제2단계; 노출된 SOI상에 고농도의 제1불순물을 이온주입하고 어닐링하는 제3단계를 포함하는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제5항에 있어서; 상기 제1단계 후, 노출된 SOI상에 저농도의 제2불순물을 이온주입하는 제4단계를 더 포함하는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제5항 또는 제6항에 있어서; 상기 절연막을 질화막 또는 LPCVD 산화막인 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제7항에 있어서; 상기 질화막 또는 LPCVD 산화막은 500Å 내지 2000Å의 두께를 갖는 것을 특징으로 하는 바이플라접합트랜지스터 제조 방법.
- 제5항 또는 제6항에 있어서; 상기 전도막은 고농도의 제2불순물이 주입된 폴리실리콘막인 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제9항에 있어서; 상기 고농도의 제2불순물이 주입된 폴리실리콘막은 상기 절연막을 측벽으로부터 0.2㎛ 내지 0.7㎛의 폭을 가지고 SOI상에 형성되는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제5항 또는 제6항에 있어서; 제3단계 또는 제4단계 후, 노출된 SOI 및 전도막 상에 실리사이드막을 형성하는 제5단계를 더 포함하는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제10항에 있어서; 상기 제1불순물 및 제2불순물은 주기율표상의 3가 또는 5가 불순물 중 어느 하나인 것을 특징으로 하는 바이폴라접합트랜지스터.
- 바이폴라접합트랜지스터 제조 방법에 있어서; 저농도의 제1불순물이 주입된 SOI상의 소정 부위에 절연막 및 베이스용 제1전도막을 차례로 형성하고 동일한 마스크를 사용하여 패터닝하는 제1단계; 상기 패터닝된 제1전도막 및 절연막의 일측벽에 스페이서 형태로 베이스용 제2전도막을 형성하는 제2단계; 노출된 SOI상에 고농도의 제1불순물을 이온주입하고 어닐링하는 제3단계를 포함하는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제13항에 있어서; 상기 절연막은 질화막 또는 LPCVD 산화막인 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제14항에 있어서; 상기 질화막 또는 LPCVD 산화막은 500Å 내지 2000Å의 두께를 갖는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제13항에 있어서; 상기 제1전도막은 고농도의 제2불순물이 주입된 폴리실리콘막인 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제13항에 있어서; 상기 제2전도막은 저농도의 제2불순물이 주입된 폴리실리콘막인 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제13항에 있어서; 상기 제2전도막은 상기 절연막의 측벽으로부터 0.2㎛ 내지 0.5㎛의 폭을 가지고 SOI상에 형성되는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제13항에 있어서; 상기 제3단계 후, 노출된 SOI, 제1 및 제2전도막 상에 실리사이드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 바이폴라접합트랜지스터 제조 방법.
- 제17항에 있어서; 상기 제1불순물 및 제2불순물은 주기율표상의 3가 또는 5가 불순물 중 어느 하나인 것을 특징으로 하는 바이폴라접합트랜지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043274A KR0179182B1 (ko) | 1995-11-23 | 1995-11-23 | 바이폴라접합트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043274A KR0179182B1 (ko) | 1995-11-23 | 1995-11-23 | 바이폴라접합트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030882A true KR970030882A (ko) | 1997-06-26 |
| KR0179182B1 KR0179182B1 (ko) | 1999-03-20 |
Family
ID=19435408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043274A KR0179182B1 (ko) | 1995-11-23 | 1995-11-23 | 바이폴라접합트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179182B1 (ko) |
-
1995
- 1995-11-23 KR KR1019950043274A patent/KR0179182B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179182B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032765A (ko) | 패턴 형성된 베이스 링크가 있는 더블 폴리실리콘 bjt를 위한 적층 장벽-확산 소스 및 에치 스톱 | |
| KR890007434A (ko) | 반도체 장치 제조방법 | |
| KR920008961A (ko) | 전계방출형 에미터 및 그 제조방법 | |
| KR950001901A (ko) | 콘택홀 제조방법 | |
| KR950021768A (ko) | 실드 확산 접합을 갖는 전계 효과 트랜지스터 | |
| KR970030882A (ko) | 바이폴라접합트랜지스터 및 그 제조 방법 | |
| KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| JPH077012A (ja) | 絶縁基盤上に設けられた半導体材料の層中に形成されるバイポーラトランジスタを持つ半導体装置 | |
| WO2003007361A3 (de) | Verfahren zur herstellung eines bipolartransistors mit polysiliziumemitter | |
| KR920007124A (ko) | 폴리 에미터 바이폴라 트랜지스터의 제조방법 | |
| KR970052989A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR970003939A (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| KR970030494A (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| KR970072491A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR0152897B1 (ko) | 바이폴라소자 및 그 제조방법 | |
| KR970030498A (ko) | 반도체장치의 제조방법 | |
| KR980005261A (ko) | 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR960002696A (ko) | 박막트랜지스터 제조 방법 | |
| KR920001743A (ko) | Ldd구조 및 제조방법 | |
| KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR900019255A (ko) | 질화막을 이용한 자기정렬 바이폴라 트랜지스터 제조방법 | |
| KR970053006A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR920015615A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR960002746A (ko) | 쎅포스(sepox)법에 의해 소자분리된 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051019 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |