KR950034750A - 트랜지스터소자 및 그 제작방법 - Google Patents

트랜지스터소자 및 그 제작방법 Download PDF

Info

Publication number
KR950034750A
KR950034750A KR1019950000152A KR19950000152A KR950034750A KR 950034750 A KR950034750 A KR 950034750A KR 1019950000152 A KR1019950000152 A KR 1019950000152A KR 19950000152 A KR19950000152 A KR 19950000152A KR 950034750 A KR950034750 A KR 950034750A
Authority
KR
South Korea
Prior art keywords
metal
semiconductor layer
forming
layer
gate electrode
Prior art date
Application number
KR1019950000152A
Other languages
English (en)
Inventor
히로후미 스미
나오끼 나가시마
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR950034750A publication Critical patent/KR950034750A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

소스부/드레인부 사이의 내압(耐壓)향상을 도모할 수 있고, 또한 채널부(45)ㆍ소스부(46)ㆍ드레인부(47)를 형성할 반도체층(30)의 두께가 얇아져도 소스부 및 드레인부의 시트저항의 증가를 억제할 수 있는 SOI 구조를 가진 트랜지스터소자를 제공한다.
트랜지스터소자는, (가) 게이트전극부(41)와, (나) 게이트전극부(41)의 아래에 형성된 채널부(45)와, (다)채널부(45)의 한쪽의 옆에 접하여 형성된 소스부(46)와, (라) 소스부(46)의 외측의 반도체층에 형성된, 금속 또는 금속화합물로 이루어지는 제1의 도전영역(51)과, (마) 채널부(45)의 다른 쪽의 옆에 접하여 형성된 드레인부(47)와, (바) 드레인부(47)의 외측의 반도체층에 형성된, 금속 또는 금속화합물로 이루어지는 제2의 도전영역(52)으로 구성되어 있다.

Description

트랜지스터소자 및 그 제작방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실시예 1의 트랜지스터소자의 모식적인 일부단면도, 제6도는 제5도에 계속해서, 실시예3의 트랜지스터소자의 제작방법을 설명하기 위한, 각 공정에 있어서의 반도체기판 등의 모식적인 일부단면도, 제8도는 실시예 4의 트랜지스터소자의 제작방법을 설명하기 위한, 각 공정에 있어서의 반도체기판 등의 모식적인 일부 단면도.

Claims (17)

  1. 절연층 위에 형성된 반도체층에 채널부, 소스부 및 드레인부가 형성된 트랜지스터소자로서, (가)게이트 전극부와, (나) 이 게이트전극부의 아래에 형성된 채널부와, (다) 이 채널부의 한쪽의 옆에 접하여 형성된 소스부와, (라) 이 소스부의 외측의 반도체층에 형성된, 금속 또는 금속화합물로 이루어지는 제1의 도전영역과, (마) 이 채널부의 다른 쪽의 옆에 접하여 형성된 드레인부와, (바) 이 드레인부의 외측의 반도체층에 형성된, 금속 또는 금속화합물로 이루어지는 제2의 도전영역으로 구성되어 있는 것을 특징으로 하는 트랜지스터소자.
  2. 제1항에 있어서, 게이트전극부의 측벽에는 절연재료로 이루어지는 게이트사이드월이 형성되어 있고, 이 게이트사이드월은 소스부 및 드레인부를 피복하고 있는 것을 특징으로 하는 트랜지스터소자.
  3. 제1항 또는 제2항에 있어서, 채널부가 형성된 반도체층의 두께는 소스부 및 드레인부가 형서된 반도체층의 두께보다 얇은 것을 특징으로 하는 트랜지스터소자.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 금속화합물은 실리사이드로 이루어지는 것을 특징으로 하는 트랜지스터소자.
  5. 제4항에 있어서, 실리사이드는 티탄실리사이드로 이루어지는 것을 특징으로 하는 트랜지스터소자.
  6. 제1항 내지 제3항중 어느 한 항에 있어서, 금속은 텅스텐을 이루어지는 것을 특징으로 하는 트랜지스터소자.
  7. 절연층 위에 형성된 반도체층에 게이트전극부, 채널부, 소스부 및 드레인부가 형성된 트랜지스터소자의 제작방법으로서, (가) 반도체층의 한쪽의 면 위에 절연층을 형성하는 공정과, (나) 이 반도체층의 다른 쪽의 면 위에 게이트전극부를 형성하는 공정과, (다) 이 반도체층에 소스부 및 드레인부를 형성하고, 이로써 이 게이트전극부의 아래의 반도체층에 채널부를 형성하는 공정과, (라) 이 소스부의 외측의 반도체층에 금속 또는 금속화합물로 이루어지는 제1의 도전영역을 형성하고, 아울러 이 드레인부의 외측의 반도체층에 금속 또는 금속화합물로 이루어지는 제2의 도전영역을 형성하는 공정으로 이루어지는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  8. 절연층 위에 형성된 반도체층에 게이트전극부, 채널부, 소스부 및 드레인부가 형성된 트랜지스터소자의 제작방법으로서, (가) 소스부를 형성할 반도체층의 영역의 외측의 영역에 금속 또는 금속화합물로 이루어지는 제1의 도전영역을 형성하고, 아울러 드레인부를 형성할 반도체층의 영역의 외측의 영역에 금속 또는 금속화합물로 이루어지는 제2의 도전영역을 형성하는 공정과, (나) 이 반도체층의 한쪽의 면 위에 절연층을 형성하는 공정과, (다) 이 반도체층의 다른 쪽의 면 위에 게이트전극부를 형성하는 공정과, (라) 이 반도체층에 소스부 및 드레인부를 형성하고, 이로써 이 게이트전극부의 아래의 반도체층에 채널부를 형성하는 공정으로 이루어지는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  9. 제7항 또는 제8항에 있어서, 상기 공정 (다)와 (라)의 사이에서, 게이트전극부의 측벽에 절연재료로 이루어지는 게이트사이드월을 형성하는 공정이 포함되는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  10. 제7항 내지 제9항중 어느 한 항에 있어서, 반도체층의 한쪽의 면 위에 절연층을 형성하는 공정에 있어서, 채널부를 형성할 반도체층의 두께를 소스부 및 드레인부를 형성할 반도체층의 두께보다 얇게 하는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  11. 제7항 내지 제10항중 어느 한 항에 있어서, 제1 및 제2의 도전영역은 금속으로 이루어지고, 그리고 제1및 제2의 도전영역을 형성할 반도체층의 영역을 모두 금속으로 치환함으로써 형성되는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  12. 제11항에 있어서, CVD법에 의해 제1 및 제2의 도전영역을 형성할 반도체층의 영역을 모두 금속으로 치환하는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  13. 제12항에 있어서, 상기 금속은 텅스텐으로 이루어지는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  14. 제7항 내지 제10항중 어느 한 항에 있어서, 제1의 도전영역 및 제2의 도전영역은 금속화합물로 이루어지고, 그리고 제1 및 제2의 도전영역을 형성할 반도체층의 한쪽의 면 위 또는 다른 쪽의 면 위에 금속층을 형성한후, 이 금속층과 반도체층과를 반응시킴으로써 형성되는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  15. 제14항에 있어서, 금속층은 천이금속 또는 귀금속으로 이루어지고, 금속층과 반도체층과의 반응은, (A)반도체를 구성하는 원자와 금속층을 구성하는 천이금속 또는 귀금속이 반응하고, 또한 반도체층을 구성하는 원자로 이루어지는 산화물과 금속층을 구성하는 천이금속 또는 귀금속이 반응하지 않은 온도에서, 금속층과 반도체층과를 반응시키는 열처리공정과, (B) 미반응의 금속층을 제거하는 공정으로 행해지는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  16. 제14항 또는 제15항에 있어서, 금속화합물은 실리사이드로 이루어지는 것을 특징으로 하는 트랜지스터소자의 제작방법.
  17. 제16항에 있어서, 실리사이드는 티탄실리사이드로 이루어지는 것을 특징으로 하는 트랜지스터소자의 제작방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000152A 1994-01-19 1995-01-06 트랜지스터소자 및 그 제작방법 KR950034750A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-18991 1994-01-19
JP6018991A JPH07211916A (ja) 1994-01-19 1994-01-19 トランジスタ素子及びその作製方法

Publications (1)

Publication Number Publication Date
KR950034750A true KR950034750A (ko) 1995-12-28

Family

ID=11987046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000152A KR950034750A (ko) 1994-01-19 1995-01-06 트랜지스터소자 및 그 제작방법

Country Status (6)

Country Link
US (1) US5597739A (ko)
EP (1) EP0664566B1 (ko)
JP (1) JPH07211916A (ko)
KR (1) KR950034750A (ko)
DE (1) DE69503396T2 (ko)
MY (1) MY111990A (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335907A (ja) * 1994-06-14 1995-12-22 Sony Corp Ｓｏｉ基板に形成したｃｍｏｓトランジスタおよびそのｓｏｉ基板の製造方法
JPH09270398A (ja) * 1996-04-01 1997-10-14 Sony Corp Ｓｏｉ基板の形成方法
KR0176202B1 (ko) * 1996-04-09 1999-04-15 김광호 에스.오.아이형 트랜지스터 및 그 제조방법
KR100248507B1 (ko) * 1997-09-04 2000-03-15 윤종용 소이 트랜지스터 및 그의 제조 방법
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
US6348715B1 (en) 1997-12-15 2002-02-19 Lg Semicon Co., Ltd. SOI (silicon on insulator) device
KR100281109B1 (ko) * 1997-12-15 2001-03-02 김영환 에스오아이(soi)소자및그의제조방법
TW449869B (en) * 1998-06-04 2001-08-11 United Microelectronics Corp Manufacturing method for stacked integrated circuit
US6252275B1 (en) 1999-01-07 2001-06-26 International Business Machines Corporation Silicon-on-insulator non-volatile random access memory device
DE60131334T2 (de) * 2000-02-29 2008-09-11 Nxp B.V. Halbleiterbauelement mit zweifachem gate und dessen herstellungsverfahren
US6294413B1 (en) * 2000-12-27 2001-09-25 Vanguard International Semiconductor Corp. Method for fabricating a SOI (silicon on insulator) device
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
KR100677048B1 (ko) * 2005-10-04 2007-02-01 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP2255443B1 (en) 2008-02-28 2012-11-28 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
CN102122658B (zh) * 2010-01-11 2013-03-20 中国科学院微电子研究所 半导体结构及其形成方法
CN103389443B (zh) * 2012-05-07 2015-12-09 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146504A (en) * 1974-09-26 1979-03-27 Graham Magnetics Inc. Porous powders and a method for their preparation
JPS6148975A (ja) * 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JPH0824189B2 (ja) * 1988-05-12 1996-03-06 三菱電機株式会社 半導体装置の製造方法
JP2670309B2 (ja) * 1988-09-28 1997-10-29 株式会社東芝 半導体装置の製造方法
US5316960A (en) * 1989-07-11 1994-05-31 Ricoh Company, Ltd. C-MOS thin film transistor device manufacturing method
US5066613A (en) * 1989-07-13 1991-11-19 The United States Of America As Represented By The Secretary Of The Navy Process for making semiconductor-on-insulator device interconnects
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05226364A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JP3506445B2 (ja) * 1992-05-12 2004-03-15 沖電気工業株式会社 半導体装置の製造方法
US5407837A (en) * 1992-08-31 1995-04-18 Texas Instruments Incorporated Method of making a thin film transistor
US5338698A (en) * 1992-12-18 1994-08-16 International Business Machines Corporation Method of fabricating an ultra-short channel field effect transistor
US5449642A (en) * 1994-04-14 1995-09-12 Duke University Method of forming metal-disilicide layers and contacts

Also Published As

Publication number Publication date
EP0664566A1 (en) 1995-07-26
DE69503396D1 (de) 1998-08-20
MY111990A (en) 2001-03-31
JPH07211916A (ja) 1995-08-11
EP0664566B1 (en) 1998-07-15
US5597739A (en) 1997-01-28
DE69503396T2 (de) 1999-03-11

Similar Documents

Publication Publication Date Title
KR950034750A (ko) 트랜지스터소자 및 그 제작방법
KR940010367A (ko) 반도체장치 및 그 제조방법
KR950012753A (ko) 박막형 반도체장치 및 그 제작방법
KR910019216A (ko) 자기정렬된 웰탭을 지니는 bicmos 디바이스 및 그 제조 방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
US5773330A (en) Semiconductor device and method for fabricating the same
KR890013796A (ko) 반도체장치 및 그 제조방법
KR970077371A (ko) 반도체 집적회로장치와 그 제조방법
KR940010394A (ko) 집적회로 및 집적회로 제조방법
US5895246A (en) Method of making semiconductor device with air gap between the gate electrode and substrate during processing
KR960009075A (ko) 박막트랜지스터 및 그 제조방법
WO2000075967A3 (en) Method for fabrication of a low resistivity mosfet gate with thick metal silicide on polysilicon
KR960009022A (ko) 자체정렬된 실리사이드 영역을 갖는 반도체 디바이스의 제조 방법
KR930005203A (ko) 반도체 장치 및 그 제조방법
KR910007083A (ko) 반도체 장치 제조 방법
JPH0595117A (ja) 薄膜トランジスタおよびその製造方法
JPH0697451A (ja) 半導体装置
KR950021503A (ko) 병합 디바이스를 지원하기 위한 바이씨모스(BiCMOS) 및 이의 형성방법
KR960702181A (ko) BiCMOS 구조 및 그 제조방법(BiCOMOS STRUCTURES AND METHOD OF FABRICATION)
KR960032776A (ko) 박막 트랜지스터 및 그 제조방법
KR920015622A (ko) 집적 회로의 제조방법
US5506432A (en) Metal nitride oxide semiconductor device
JPH01264265A (ja) 半導体装置およびその製造方法
KR920020758A (ko) Mos 트랜지스터 제조방법
JP3361382B2 (ja) トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application