KR950022165A - 데이타 변환장치 - Google Patents

데이타 변환장치 Download PDF

Info

Publication number
KR950022165A
KR950022165A KR1019940034336A KR19940034336A KR950022165A KR 950022165 A KR950022165 A KR 950022165A KR 1019940034336 A KR1019940034336 A KR 1019940034336A KR 19940034336 A KR19940034336 A KR 19940034336A KR 950022165 A KR950022165 A KR 950022165A
Authority
KR
South Korea
Prior art keywords
digital
data
samples
digital data
converting
Prior art date
Application number
KR1019940034336A
Other languages
English (en)
Inventor
에드워드 베이스 로렌스
머스케베이지 리차드
로버트 노스웨티 스티븐
Original Assignee
디.엘. 스미스
에이티앤드티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디.엘. 스미스, 에이티앤드티 코포레이션 filed Critical 디.엘. 스미스
Publication of KR950022165A publication Critical patent/KR950022165A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

신호를 아나로그 형태에서 디지틀 형태로 또는 디지틀 형태를 아나로그 형태로 변환하는 데이타 변환기(예를들면, 90또는 92)는 저장레지스터(예를들면, 44또는 64)를 포함한다. 이러한 저장레지스터(예를 들면 44 또는 64)를 포함한다. 이러한 저장레지스터(예를들면 44 또는 64)는 디지탈 데이타를 수신하여 일시적으로 저장한다. 디지탈 샘플들은 그들이 수신되었던 순서대로 저장레지스터(예를 들면, 44또는 64)로 부터 전송될 수 있다. 저장레지스터(예를들면44또는 64)에 결합된 디지탈신호 처리기(예를 들면,50)는 저장레지스터(예를 들면, 44 또는 64)로 또는 그로 부터 전송된 디지탈데이타를 위해 인터럽트 가능하다. 동일한 방법으로, 디지탈 처리기(예를들면, 50)는 각 인터럽트 중에 하나의 데이타 샘플을 전송하는 것이 아니라 저장레지스터(예를 들면, 44또는 64)로부터 매 인터럽트마다, 다수의 디지탈 에디타샘플들을 전송함으로써 소정수의 디지탈샘플을 전송하는데 필요한 인터럽트의 수를 줄일 수 있게 된다.
[선택도]제1도

Description

데이타 변환장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 데이타 변환기로 블록도.

Claims (16)

  1. 하나의 형태로 부터 다른 형태로 신호를 변환하기 위한 장치로서, 아나로그인 제1형태을 가진 신호를 디지탈 인 제2형태를 가진 신호로 변환하는 변환기(90또는 92)와, 수신되는 디지탈샘플과 동일한 순서로 상기 디지탈샘플이 저장레지스터로부터 전송가능하도록 상기 디지탈 데이타샘플을 수신하여 일시적으로 저장하는 저장레지스터(44 또는 64)와, 상기 저장레지스터(44 또는 64)에 결합되어 상기 저장 레지스터 터(44 또는 64)로 또는 그로부터데이타를 전송하도록 인터럽트가능한 디지탈처리기(50)를 포함하는 것을 특징으로 하는 데이타 변환장치.
  2. 제1항에 있어서, 상기 저장레지스터 (44 또는 64) 가 선입선출 버퍼인 것을 특징으로 하는 데이타 변환장치.
  3. 제2항에 있어서, 상기 저장레지스터 (44 또는 64) 가 인터럽트 플래그(56 또는 62)를 포함하는 것을 특징으로 하는 데이타 변환장치.
  4. 제2항에 있어서, 상기 저장레지스터 (44 또는 64) 가 데이타를 포함하는 레지스터 위치의 수를 나타내는 상태플래그 (55 또는 61)를 포함하는 것을 특징으로 하는 데이타 변환장치.
  5. 하나의 형태로 부터 다른 형태로 신호를 변환하기 위한 장치로서, 아나로그 디지틀 데이타 스트립으로 변환하는 변환기(90)와, 상기 변환기(90)에 의해 발생되는 바와 같이, 한번에 하나의 샘플식 상기 디지틀 데이타 스트림을 상기 변환기로 부터 수신하여, 수신된 순서대로 데이타를 일시저장하는 식으로 상기 디지탈 데이타 스트림을 저장하는 저장 수단(44)와, 각 인터럽트에 따라 다수의 데이타 샘플들을 이동시키는 식으로 그것이 저장된 순서대로 상기 저장수단(44)로 부터 저장된 디지탈 데이타를 이동시키기 위한 디지탈 신호처리기(50)를 포함하는 데이타 변환장치.
  6. 신호를 하나의 형태로 부터 다른 형태로 신호를 변환하기 위한 장치로서, 각 인터럽트에 따라 다수의 디지탈 샘플을 제공하여, 일련의 디지탈 샘플을 제공하는 디지탈 신호처리기(50)와, 상기 디지탈신호 처리기(50)로 부터의 상기 디지탈 샘플들을 수신하여, 상기 데이타 샘플들을 수신되는 순서대로 일시저장하고 한번에 하나의 샘플씩 상기 디지탈 샘플을 출력하는 저장수단(64)과, 상기 저장수단(64)로부터의 디지탈 데이타 샘플 출력을 수신하여, 상기 디지탈 데이타 샘플들을 아나로그 신호로 변환하기 위한 변환기(92)를 구비하는 것을 특징으로 하는 데이타 변환장치.
  7. 제5항 또는 제6항에 있어서, 저장수단(64)이 선입선출 버퍼인 것을 특징으로 하는 데이타 변환장치.
  8. 신호를 하나의 형태로 부터 다른 형태로 신호를 변환하기 위한 장치로서, 아나로그신호를 제1디지탈 데이타 스트림으로 변환하기 위해 아나로그-디지탈 변호나기(90)와, 상기 아나로그-디자탈 변호나기로부터 상기 제1디지탈 변환기에 의해 발생되는 바와같이, 한번에 한샘플씩 상기 디지탈 데이타 스트림을 수신하여 그것이 수신되는 순서대로 디지탈 데이타을 일시적으로 저장하는 제1저장수단(44)과, 상기 제1저장수단(44)으로부터 사어기 디지탈 데이타를 저장된 순서대로 이동시키되, 각 판독 인터럽트에 따라 다수의 샘플을 이동시키고, 하나의 기록 인터럽트에 따라제2디지탈 에이타 스트림중의 다수개를 제공하는 디지탈 처리기(50)와, 상기 디지탈 처리기(50)로부터의 제2디지탈 데이타 스트림을 수신하여, 상기 제2디지탈 데이타 스트림중의 디지탈 에디탈 샘플들을 수신된 순서대로 일시적으로 저장하며, 한버넹 하나의 샘플씩 상기 제2디지탈 데이타 스트림의 상기 디지탈 데이타를 출력으로 제공하는 제2저장 수단(64)과, 상기 제2디지탈 데이타 스트림의 디지탈 데이타 샘플을 아나로그 신호롤 변환하기 위한 디지탈-아나로그 변환기(92)를 구비하는 것을 특징으로 하는 데이타 변환장치
  9. 제2항 또는 제7항에 있어서, 상기 선입선출 레지스터가 동기식인 것을 특징으로 하는 데이타 변환장치.
  10. 제1항 제5항, 또는 제6항에 있어서, 상기 변호나기(90또는 92)오버샘플링 변환기인 것을 특징으로 하는 데이타 변환기.
  11. 제10항에 있어서, 상기 변환기(90또는92)가 시그마-델타 변환기인 것을 특징으로 하는 데이타 변환장치.
  12. 제2항 또는 제7항에 있어서, 상기 저장 레지스터(44또는 46)는 기설정된 값으로 설정되는 디프(depth)플래그(54또는60)를 더 포함하며, 디지탈 프로세서 인터럽트가 상기 사전선택된 디프 플래그 값과 동일한 상기 선입선출 레지스터(44또는46)에 저장된 디지탈 데이타 샘플의 수에 따라 발생되어 소정 수의 디지탈 데이타샘플들을 전송하기 위한 디지탈 처리기 인터럽트의 수가 감소되는 것을 특징으로 하는 데이타 변환장치.
  13. 제1항 또는 제5항에 있어서, 상기 디지탈 처리기(50)가 샘플링 속도변환을 제공하는 것을 특징으로 하는 데이타 변환장치.
  14. 제13항에 있어서, 상기 샘플링 속도 변환이 추림인 것을 특징으로 하는 데이타 변환장치.
  15. 제6항 또는 제13항에 있어서, 상기 디지탈 처리기(50)가 디프 플래그를 가지며, 상기 샘플링 속도 변환이 상기 디프 플래그이 약수인 계수를 정의하는 것을 특징으로 하는 데이타 변환장치.
  16. 제6항 또는 제13항에 있어서, 상기 디지탈 처리기(50)가 디프 플래그를 가지며, 샘플링 속도 변환이 상기 깊이 플래그의 약수인 계수를 정의하는 것을 특징으로 하는 데이타 변환장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034336A 1993-12-16 1994-12-15 데이타 변환장치 KR950022165A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/168,447 US5648777A (en) 1993-12-16 1993-12-16 Data converter with FIFO
US08/168,447 1993-12-16

Publications (1)

Publication Number Publication Date
KR950022165A true KR950022165A (ko) 1995-07-28

Family

ID=22611526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034336A KR950022165A (ko) 1993-12-16 1994-12-15 데이타 변환장치

Country Status (5)

Country Link
US (1) US5648777A (ko)
EP (1) EP0660222A1 (ko)
JP (1) JPH07245593A (ko)
KR (1) KR950022165A (ko)
TW (1) TW225066B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2733649B1 (fr) * 1995-04-25 1997-07-04 Le Tourneur Gregoire Dispositif de retard programmable d'un signal analogique et antenne acoustique programmable correspondante
US5721830A (en) * 1995-09-12 1998-02-24 Pc-Tel, Inc. Host signal processing communication system that compensates for missed execution of signal maintenance procedures
US5768311A (en) * 1995-12-22 1998-06-16 Paradyne Corporation Interpolation system for fixed sample rate signal processing
US6112268A (en) * 1997-06-16 2000-08-29 Matsushita Electric Industrial Co., Ltd. System for indicating status of a buffer based on a write address of the buffer and generating an abort signal before buffer overflows
US6100828A (en) * 1997-12-12 2000-08-08 Texas Instruments Incorporated Analog-to-digital converter test system and method
US6198417B1 (en) 1998-01-29 2001-03-06 Massachusetts Institute Of Technology Pipelined oversampling A/D converter
JP3211771B2 (ja) 1998-05-26 2001-09-25 日本電気株式会社 音声送受信装置
US6301596B1 (en) * 1999-04-01 2001-10-09 Ati International Srl Partial sum filter and method therefore
US6535942B1 (en) * 2000-02-09 2003-03-18 Telefonaktiebolaget L M Ericsson (Publ) Method for reducing processor interrupt load
AT5317U1 (de) * 2000-03-21 2002-05-27 Austria Mikrosysteme Int Verfahren und vorrichtung zum auswerten von messdaten
US20020126029A1 (en) * 2001-03-08 2002-09-12 Grale Trenton John Programmable test modulator for selectively generating test signals of delta-sigma order N
US6983299B1 (en) * 2001-08-28 2006-01-03 Lsi Logic Corporation Programmable digital filter implementation for loss-of-signal detection for serial communications applications
US7031401B2 (en) 2002-02-12 2006-04-18 Broadcom Corporation Digital to analog converter with time dithering to remove audio tones
US20060061349A1 (en) * 2004-09-22 2006-03-23 Guidry David W Versatile system for time-independent signal sampling
JP4905260B2 (ja) * 2007-06-08 2012-03-28 富士通セミコンダクター株式会社 Ａ／ｄ変換装置
TWI355807B (en) * 2008-06-26 2012-01-01 Realtek Semiconductor Corp Digital-to-analog converter for converting 1-bit s
JP5221446B2 (ja) * 2009-05-19 2013-06-26 株式会社東芝 干渉除去装置および通信装置
CN102158717B (zh) * 2010-02-11 2013-09-18 原相科技股份有限公司 数据转换方法及数据转换装置
TWI489237B (zh) * 2012-11-16 2015-06-21 Ind Tech Res Inst 即時取樣裝置及其方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
US4550425A (en) * 1982-09-20 1985-10-29 Sperry Corporation Speech sampling and companding device
US4833655A (en) * 1985-06-28 1989-05-23 Wang Laboratories, Inc. FIFO memory with decreased fall-through delay
US4825448A (en) * 1986-08-07 1989-04-25 International Mobile Machines Corporation Subscriber unit for wireless digital telephone system
US5051981A (en) * 1988-01-21 1991-09-24 Codex Corporation Digital filtering
US5255238A (en) * 1988-09-08 1993-10-19 Hitachi, Ltd. First-in first-out semiconductor memory device
JPH04137907A (ja) * 1990-09-28 1992-05-12 Yokogawa Electric Corp スムージングフィルタ
US5144308A (en) * 1991-05-21 1992-09-01 At&T Bell Laboratories Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither

Also Published As

Publication number Publication date
TW225066B (en) 1994-06-11
EP0660222A1 (en) 1995-06-28
JPH07245593A (ja) 1995-09-19
US5648777A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
KR950022165A (ko) 데이타 변환장치
KR950022164A (ko) 데이타 변환기
EP0218073A3 (en) Voice buffer management
US6023199A (en) Pulse width modulation circuit and method
CA1266130C (en) CIRCULAR BUFFER FOR FIRST INPUTS, FIRST OUTPUTS DATA
KR940017121A (ko) 가변길이부호 복호장치
JPS5750083A (en) Recording device
GB904334A (en) Improvements in or relating to data handling equipment
GB2012084A (en) Queuing data
JPS5513506A (en) Information signal transmission system
AU4303789A (en) Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer
EP0426294A2 (en) Decimation-interpolation circuits
JPS56118139A (en) Processor for sampling data
EP0969356A3 (en) System and method for managing buffers using free pointer FIFOs containing pointers to empty buffers
GB2008759A (en) Multi-Channel Recorder
JPS6470832A (en) Byte cuing/decuing apparatus and method for processing variable length data word/instruction by one clock cycle
EP1113357A3 (en) Method and apparatus for implementing a variable length delay instruction
JPS57173773A (en) Digital scan converter
GB1184601A (en) Data Handling System.
JPS62168220A (ja) デ−タ入力装置
SU1320827A1 (ru) Устройство дл адаптивного сжати информации
KR940017800A (ko) 사운드신장회로
JPS5776956A (en) Signal system for digital interface
JPS56143047A (en) Analog input device
JPS6448169A (en) Data communication system

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid