KR950021381A - 반도체 소자의 필드산화막 형성 방법 - Google Patents
반도체 소자의 필드산화막 형성 방법 Download PDFInfo
- Publication number
- KR950021381A KR950021381A KR1019930030802A KR930030802A KR950021381A KR 950021381 A KR950021381 A KR 950021381A KR 1019930030802 A KR1019930030802 A KR 1019930030802A KR 930030802 A KR930030802 A KR 930030802A KR 950021381 A KR950021381 A KR 950021381A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- etching
- forming
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 셀간의 절연을 목적으로 하는 반도체 소자의 필드산화막 형성방법에 있어서, 반도체 기판(1)상에 패드산화막(2), 폴리실리콘막(3), 질화막(4)을 순서적으로 각각 소정두께 증착하는 단계, 상기 질화막(4)의 소정부위를 식각하여 필드영역을 디파인(define)하는 단계, 상기 필드영역 측벽에 질화막 스페이서(7)를 형성하는 단계, NH4OH/H2O2용액에서 상기 폴리실리콘막(3)을 식각하며 세정하는 단계, HF용액에서 상기 패드산화막(2)을 식각하며 세정하는 단계, 웨이퍼를 산화시켜 필드영역 부위에 필드산화막(8)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법에 관한 것으로, 여러 단계의식각단계를 줄일 수 있어, 불순물 및 폴리머, 식각으로 인한 하부층 손상, 패턴 선폭의 손실등의 발생을 방지하여 소자의 특성및 수율을 향상시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명에 따른 필드산화막 형성 공정도이다.
Claims (3)
- 셀간의 절연을 목적으로 하는 반도체 소자의 필드산화막 형성 방법에 있어서, 반도체 기판(1)상에 패드산화막(2), 폴리실리콘막(3), 질화막(4)을 순서적으로 각각 소정두께 증착하는 단계, 상기 질화막(4)의 소정부위를 식각하여 필드영역을 디파인(define)하는 단계, 상기 필드영역 측벽에 질화막 스페이서(7)를 형성하는 단계, NH4OH/H2O2용액에서 상기 폴리실리콘막(3)을 식각하며 세정하는 단계, HF용액에서 상기 패드산화막(2)을 식각하며 세정하는 단계, 웨이퍼를 산화시켜 필드영역 부위에 필드산화막(8)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
- 제1항에 있어서, 필드영역을 디파인 하기 위한 상기 질화막(4)식각시 폴리실리콘막(3)도 일부 식각되도록 하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 질화막 스페이서(7)를 형성하기 위한 스페이서 식각시 폴리실리콘막(3)도 일부 식각되도록 하는 것을 특징으로 하는 반도체 소자의 필드산호막 형성방법.※참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030802A KR950021381A (ko) | 1993-12-29 | 1993-12-29 | 반도체 소자의 필드산화막 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030802A KR950021381A (ko) | 1993-12-29 | 1993-12-29 | 반도체 소자의 필드산화막 형성 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950021381A true KR950021381A (ko) | 1995-07-26 |
Family
ID=66853240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930030802A KR950021381A (ko) | 1993-12-29 | 1993-12-29 | 반도체 소자의 필드산화막 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950021381A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400329B1 (ko) * | 1996-06-24 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리산화막형성방법 |
-
1993
- 1993-12-29 KR KR1019930030802A patent/KR950021381A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400329B1 (ko) * | 1996-06-24 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리산화막형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5149669A (en) | Method of forming an isolation region in a semiconductor device | |
JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
US5369052A (en) | Method of forming dual field oxide isolation | |
KR940009759A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
KR970067641A (ko) | 반도체 소자의 접촉창 형성방법 | |
KR950015610A (ko) | 집적 회로 제조 방법 | |
US5696022A (en) | Method for forming field oxide isolation film | |
US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
KR950021381A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
US5747357A (en) | Modified poly-buffered isolation | |
KR100244411B1 (ko) | 반도체장치 제조방법 | |
KR100268776B1 (ko) | 반도체 소자 제조방법 | |
JPH07130729A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100253268B1 (ko) | 반도체 소자 절연방법 | |
KR940009636B1 (ko) | 캐패시터의 플레이트 구조 | |
KR20000004522A (ko) | 반도체 소자의 제조방법 | |
JP3121777B2 (ja) | 半導体装置の製造方法 | |
KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
KR950021389A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
KR970003426A (ko) | 반도체 장치의 제조 방법 | |
KR20000020889A (ko) | 반도체소자의 필드영역 형성방법 | |
KR950021378A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
KR930003366A (ko) | 반도체 장치의 소자 분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |