KR950021133A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR950021133A KR950021133A KR1019930031903A KR930031903A KR950021133A KR 950021133 A KR950021133 A KR 950021133A KR 1019930031903 A KR1019930031903 A KR 1019930031903A KR 930031903 A KR930031903 A KR 930031903A KR 950021133 A KR950021133 A KR 950021133A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- polysilicon
- pattern
- forming
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 16
- 229920005591 polysilicon Polymers 0.000 claims abstract 16
- 150000004767 nitrides Chemical class 0.000 claims abstract 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 5
- 229910052751 metal Inorganic materials 0.000 claims abstract 3
- 239000002184 metal Substances 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 4
- 229910052723 transition metal Inorganic materials 0.000 claims 4
- 150000003624 transition metals Chemical class 0.000 claims 4
- 239000010410 layer Substances 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 125000006850 spacer group Chemical group 0.000 claims 3
- 238000001312 dry etching Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제종방법에 관한 것으로 특히 실리콘 기판과 금속배선과의 접속을 피하기 위하여 폴리 실리콘막에 의하여 금속배선과 실리콘 기판이 연결되도록 하여, 질화막을 사용한 게이트 전극을 형성함으로써 게이트 전극용 마스크의 임계지수보다 더 작은 게이트 전극을 형성하도록 한 초고집식 반도체 소자용 트랜지스터 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2h도는 본 발명의 반도체 소자 제조방법에 따른 공정 단계를 도시한 단면도.
Claims (3)
- 반도체 소자 제조공정에 있어서, 실리콘 기판상에 P-웰과 활성영역을 설정하고 채널스톱P+이온을 주입한 다음, 소정의 필드 산화막을 형성하는 단계와, 전체구조의 상부에 산화막과 폴리실리콘막 및 산화막을 차례로 각각 형성하고, 상기 산화막과 폴리실리콘막 및 산화막의 소정부위를 식각하여 실리콘 기판의 일정부위가 노출되게 하는 단계와, 전체구조 상부에 감광막을 증착한 후, 일정부위를 식각하여 감광막 패턴을 형성한 후, 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 단계와, 감광막 패턴을 제거한 후, 전체구조 상부에 도핑된 폴리실리콘막을 증착하는 단계와, 상기 폴리실리콘막의 소정부위를 식각하여 폴리실리콘이 소오스/드레인 상부에 위치한 노출된 실리콘 기판 상부와, 산화막과 폴리실리콘막 및 산화막의 측면부에 남아 형성되는 스페이서를형성하는 단계와, 전체구조 상부에 소정 두께의 게이트 산화막과 게이트 전극용 폴리 실리콘막 및 질화막을 각각 순차적으로 중착하는 단계와, 소정의 마스크 형성공정으로 감광막 패턴이 필드 산화막 상부에 있는 폴리실리콘막이 형성되지 않은 부위에 위치하도록 감광막 패턴을 형성하는 단계와, 폴리실리콘막을 식각 정지층으로 하여 폴리실리콘막 상부에 있는 질화막의 소정부위를 건식식각하여 제 1 질화막 패턴을 형성하는 단계와, 상기 제 1 질화막 패턴을 마스크로하여 질화막 하부에 위치한 폴리 실리콘막을 습식식각하여 잔류 폴리실리콘막을 형성하는 단계와, 상기 제1질화막 패턴을 잔류 폴리 실리콘막의 상부 크기와 동일하게 식각하여 제 2 질화막 패턴을 형성하는 단계와, 상기 제 2 질화막 패턴을 마스크로 하여 잔류 폴리실리콘을 건식식각하여 게이트 전극을 형성하고 N-이온을 주입하는 단계와, 전체구조 상부에 전이금속막과 열산화막을 연속적으로 형성한 다음, 고온 열처리하여 산화막 스페이서 상부의 전이금속막을 전이금속 산화막으로 전환시키는 단계와, 전체구조 상부에 층간 절연용 산화막 및 비피에스지(BPSG)막을 증착한 후, 식각하여 전이금속막이 노출된 콘택흘을 형성하는 단계와, 상기 콘택흘을 통하여 전이금속막 콘택되는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제공방법.
- 제1항에 있어서, 상기 잔류 폴리실리콘막의 상부 크기와 동일하게 제1 질화막 패턴을 식각하여 제 2 질화막 패턴을 형성함에 있어, 섭씨 160도에서 180도의 온도범위에서 인산용액으로 습식식각하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제1항에 있어서, 상기 게이트 전극 측면에 스페이서를 형성하기 위해 질화막과 산화막을 동일한 식각속도로 블랭키트 식각하는 것을 특징으로 하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93031903A KR970009616B1 (en) | 1993-12-31 | 1993-12-31 | Fabricating method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93031903A KR970009616B1 (en) | 1993-12-31 | 1993-12-31 | Fabricating method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021133A true KR950021133A (ko) | 1995-07-26 |
KR970009616B1 KR970009616B1 (en) | 1997-06-14 |
Family
ID=19374820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR93031903A KR970009616B1 (en) | 1993-12-31 | 1993-12-31 | Fabricating method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970009616B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100773537B1 (ko) * | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
US7521704B2 (en) | 2004-04-28 | 2009-04-21 | Samsung Electronics Co., Ltd. | Memory device using multi-layer with a graded resistance change |
-
1993
- 1993-12-31 KR KR93031903A patent/KR970009616B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100773537B1 (ko) * | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
US8101983B2 (en) | 2003-06-03 | 2012-01-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same |
US8164130B2 (en) | 2003-06-03 | 2012-04-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same |
US7521704B2 (en) | 2004-04-28 | 2009-04-21 | Samsung Electronics Co., Ltd. | Memory device using multi-layer with a graded resistance change |
Also Published As
Publication number | Publication date |
---|---|
KR970009616B1 (en) | 1997-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04328864A (ja) | 超高集積半導体メモリ装置の製造方法 | |
KR950021133A (ko) | 반도체 소자 제조방법 | |
KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
KR100579850B1 (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
KR100190367B1 (ko) | 소자분리막형성방법 | |
KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 | |
KR100295652B1 (ko) | 반도체소자의살리사이드제조방법 | |
KR0156787B1 (ko) | 반도체 소자 제조방법 | |
KR0129585B1 (ko) | 자기정합에 의한 트랜지스터 제조방법 | |
KR950021279A (ko) | 반도체 소자 제조방법 | |
KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
KR950021278A (ko) | 반도체 소자 제조방법 | |
KR100439191B1 (ko) | 살리사이드 콘택 형성 방법 | |
KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
KR950019936A (ko) | 반도체 소자 제조방법 | |
KR100235622B1 (ko) | 반도체 소자의 얕은 접합 형성방법 | |
KR0182871B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
KR950021277A (ko) | 반도체 소자 제조방법 | |
KR950026026A (ko) | 트랜지스터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |