KR950021102A - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR950021102A KR950021102A KR1019930030466A KR930030466A KR950021102A KR 950021102 A KR950021102 A KR 950021102A KR 1019930030466 A KR1019930030466 A KR 1019930030466A KR 930030466 A KR930030466 A KR 930030466A KR 950021102 A KR950021102 A KR 950021102A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- metal wiring
- metal
- contact hole
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 금속배선 형성방법에 있어서, 실리콘 기판 상의 절연층에 소정의 콘택홀을 형성하여 불순물 이온주입 영역을 노출시킨 콘택홀을 형성하는 단계와, 전체구조 상부에 금속막과 산화막을 적층하는 단계와, 식각공정으로 상기 산화막 패턴과 금속배선을 형성하는 단계와, 상기 금속배선 측벽에 질화막 스페이서를 형성하는 단계와, 고온에서 금속막을 콘택홀로 플로우시키는 단계를 포함하여 금소배선의 스텝커버리지를 향상시키는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명에 의해 금속배선을 실리콘기판에 콘택시키는 단계를 도시한 단면도.
Claims (5)
- 반도체 소자의 금속배선 형성방법에 있어서, 실리콘 기판 상의 절연층에 소정의 콘택홀을 형성하여 불순물 이온주입 영역을 노출시킨 콘택홀을 형성하는 단계와, 전체구조 상부에 금속막과 산화막을 적층하는 단계와, 식각공정으로 상기 산화막 패턴과 금속배선을 형성하는 단계와, 상기 금속배선 측벽에 질화막 스페이서를 형성하는 단계와, 고온에서 금속막을 콘택홀로 플로우시키는 단계로 포함하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 상기 금속막 증착시의 온도가 약 200~350℃ 정도인 저온 증착을 하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 상기 산화막 대신에 질화막을 형성하고, 상기 질화막 스페이서 대신에 산호막 스페이서를 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 고온으로 금속막을 플로우시에 약 500℃ 이상의 확산로에 서 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제1항에 있어서, 고온으로 금속막을 플로우시킬때 RTP(Rapid Thermal Process)에서 순간적으로 플로우시키는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030466A KR950021102A (ko) | 1993-12-28 | 1993-12-28 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030466A KR950021102A (ko) | 1993-12-28 | 1993-12-28 | 반도체 소자의 금속배선 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950021102A true KR950021102A (ko) | 1995-07-26 |
Family
ID=66853234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930030466A KR950021102A (ko) | 1993-12-28 | 1993-12-28 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950021102A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100435262B1 (ko) * | 1997-08-13 | 2004-07-16 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법 |
-
1993
- 1993-12-28 KR KR1019930030466A patent/KR950021102A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100435262B1 (ko) * | 1997-08-13 | 2004-07-16 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970053971A (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH0368133A (ja) | 固相拡散方法 | |
KR950015593A (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
KR970030510A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR970030284A (ko) | 반도체 소자의 스페이서 형성방법 | |
KR930011111A (ko) | 티타늄 실리사이드를 이용한 콘택제조방법 | |
KR970013032A (ko) | 고집적 반도체장치의 콘택트 형성방법 | |
KR960039152A (ko) | 반도체 소자의 콘택 형성방법 | |
KR920022488A (ko) | 반도체 장치의 소자분리 방법 | |
KR930018689A (ko) | 반도체장치의 소자분리 영역의 제조방법 | |
KR980005514A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
KR970052921A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR980005478A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR980005454A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR970008483A (ko) | 반도체장치 제조방법 | |
KR970003612A (ko) | 반도체소자의 트렌치 형성방법 | |
KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
KR960039420A (ko) | 3극 필드 에미터 제조방법 | |
KR970053461A (ko) | 반도체 소자 분리막 형성 방법 | |
KR970013219A (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
KR970052510A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR980005519A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR970018366A (ko) | 반도체 집적 회로 및 그 제조방법 | |
KR970067634A (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |