KR950013034A - 전송클럭 수신절체회로 - Google Patents

전송클럭 수신절체회로 Download PDF

Info

Publication number
KR950013034A
KR950013034A KR1019930022221A KR930022221A KR950013034A KR 950013034 A KR950013034 A KR 950013034A KR 1019930022221 A KR1019930022221 A KR 1019930022221A KR 930022221 A KR930022221 A KR 930022221A KR 950013034 A KR950013034 A KR 950013034A
Authority
KR
South Korea
Prior art keywords
clock
circuit
supplied
state
transmission clock
Prior art date
Application number
KR1019930022221A
Other languages
English (en)
Other versions
KR950011622B1 (ko
Inventor
최성철
Original Assignee
정장호
금성정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 금성정보통신 주식회사 filed Critical 정장호
Priority to KR1019930022221A priority Critical patent/KR950011622B1/ko
Publication of KR950013034A publication Critical patent/KR950013034A/ko
Application granted granted Critical
Publication of KR950011622B1 publication Critical patent/KR950011622B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 교환시스템의 망동기장치에 구비된 PLL(Phase Locked Loop)회로에 비교기준클럭으로서 공급되는 전송클럭을 절체하는 전송클럭 수신절체회로에 관한 것으로, 특히 전송클럭 절체를 자동으로 수행함으로써 망동기 장치의 PLL 회로의 동작정지를 방지하여 안정된 망동기를 유지시키도록 한 전송클럭수신 절체회로에 관한 것이다.
종래의 전송클럭수신절체회로는 수신버퍼(11)를 통해 공급되는 클럭이 E1클럭에서 T1클럭으로 바뀌거나 T1클럭에서 E1클럭으로 바뀌는 경우 선택단자(P1-P5)의 연결을 수동으로 변경해야하므로, 신속하게 전송클럭을 절체할 수 없으며 선택단자(P1~P5)의 연결을 변경하는 동안에 망동기장치의 PLL회로에 대한 비교기준클럭공급이 중단되어 망동기가 불안정하게 되는 문제점이 있었다.
본 발명은 수신되는 전송클럭절체시 자동으로 신속하게 절체할 수 있으며, 전송클럭절체시 망동기장치에 구비된 PLL회로에 공급되는 비교기준클럭의 중단을 방지하여 망동기를 안정되게 유지할 수 있는 효과가 있다.

Description

전송클럭 수신절체회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 전송클럭 수신절체회로 구성도.

Claims (1)

  1. 전송클럭 수신절체회로에 있어서, 두 입력단(11, 12)중 하나를 선택하여 E1 및 T1클럭을 수신하는 입력선택회로(30), 상기 입력선택회로(30)로부터 공급되는 T1클럭을 대역여파하는 제1대역통과필터(31), 상기 입력선택회로(30)로부터 공급되는 E1클럭을 대역여파하는 제2대역통과필터(32), 상기 제1대역통과필터(31)로부터 공급되는 T1클럭의 상태를 감지하여 제1상태신호를 출력하는 제1검색회로(33), 상기 제2대역통과필터(32)로부터 공급되는 E1클럭의 상태를 감지하여 제2상태신호를 출력하는 제2검색회로(34), 상기 제1 및 제2상태신호에 따라 클럭 선택제어신호 및 분주제어신호을 출력함과 동시에 상기 입력선택회로(30)의 입력단 선택을 제어하는 상태제어회로(37), 상기 상태제어회로(37)로 부터 공급된 클럭선택제어신호에 따라 상기 제1 및 제2대역통과필터(31, 32)로부터의 클럭중 하나를 선택하여 출력하는 클럭선택회로(35)및, 상기 클럭선택회로(35)로부터의 클럭을 상기 상태제어회로(37)로부터 공급된 분주제어신호에 따라 소정횟수로 분주하여 망동기 장치의 PLL회로 측으로 비교기준 클럭으로서 공급하는 위상비교클럭생성분주기(36)를 구비하는 것을 특징으로 하는 전송클럭 수신절체회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022221A 1993-10-25 1993-10-25 전송클럭 수신절체회로 KR950011622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930022221A KR950011622B1 (ko) 1993-10-25 1993-10-25 전송클럭 수신절체회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022221A KR950011622B1 (ko) 1993-10-25 1993-10-25 전송클럭 수신절체회로

Publications (2)

Publication Number Publication Date
KR950013034A true KR950013034A (ko) 1995-05-17
KR950011622B1 KR950011622B1 (ko) 1995-10-06

Family

ID=19366499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022221A KR950011622B1 (ko) 1993-10-25 1993-10-25 전송클럭 수신절체회로

Country Status (1)

Country Link
KR (1) KR950011622B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396648B1 (ko) * 1999-09-28 2003-09-02 엘지전자 주식회사 전송클럭 절체회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396648B1 (ko) * 1999-09-28 2003-09-02 엘지전자 주식회사 전송클럭 절체회로

Also Published As

Publication number Publication date
KR950011622B1 (ko) 1995-10-06

Similar Documents

Publication Publication Date Title
US5488641A (en) Digital phase-locked loop circuit
US5721886A (en) Synchronizer circuit which controls switching of clocks based upon synchronicity, asynchronicity, or change in frequency
CA2130871A1 (en) Method and Apparatus for a Phase-Locked Loop Circuit with Holdover Mode
US5510742A (en) Multiplexer receiving at its input a plurality of identical, but out of phase, signals
JPH04113718A (ja) ヒットレス・クロック切替装置
GB1457058A (en) Loop-structured communication system
US7046047B2 (en) Clock switching circuit
US5197086A (en) High speed digital clock synchronizer
AU645301B2 (en) Clock signal multiplexer circuit
KR950013034A (ko) 전송클럭 수신절체회로
US4644568A (en) Timing signal distribution arrangement
KR20010029434A (ko) 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템
EP0357374A3 (en) Phase-locked loop
WO1996001005A1 (en) Digital phase locked loop
JP2956810B2 (ja) 発振器同期切替装置
CA2272658A1 (en) Synchronization means of an assembly
JPH01141419A (ja) Ｐｌｌ回路
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路
KR920001996Y1 (ko) 멀티시스템 tv 수상기의 반송색 신호 지연선과 색동기 회로수정 발진자 자동 스위칭 회로
KR0117255Y1 (ko) 클럭신호 자동선택회로
JPH04265016A (ja) Ｐｌｌ回路
KR960027475A (ko) 동기 및 루프스위칭회로
JPS61208923A (ja) デイジタルｐｌｌ回路
JPH04262619A (ja) Ｐｌｌ回路
JPS6379434A (ja) 受信デ−タ切替装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee