KR950010326A - 인버터의 다단속도 운전 제어방법 - Google Patents
인버터의 다단속도 운전 제어방법 Download PDFInfo
- Publication number
- KR950010326A KR950010326A KR1019930019518A KR930019518A KR950010326A KR 950010326 A KR950010326 A KR 950010326A KR 1019930019518 A KR1019930019518 A KR 1019930019518A KR 930019518 A KR930019518 A KR 930019518A KR 950010326 A KR950010326 A KR 950010326A
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- frequency
- speed operation
- path
- frequencies
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
본 발명은 인버터의 다단속도 운전제어방법에 관한 것으로, 제어신호 P1, P2, P3를 조합하여 7가지의 경로를 만들고, 각각의 경로마다 인버터 오퍼레이팅 시스템 프로그램(operating System Program)에 의해 8가지 주파수를 설정함으로써, 주파수를 다변화하고, 상기 각 경로단 서정된 8가지 주파수 각각에 대해 다른 주파수로의 변경을 위한 주파수 천이 시간과 주파수 연속 운전시간을 설정함으로써 다른 주파수로의 변환이 용이하며 인버터 자체에서 다단속도, 즉, 여러 주파수로 운전하는 데이타를 가지고 예정된 스케줄로 운전하게 함으로써 주파수 변경시마다 외부 지령을 줄 필요가 없으므로 이를 사용하는 시스템의 자동화에 매우 유리하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 인버터 결선도.
제6도는 본 발명에 의한 인버터 제어방법을 도시한 흐름도.
제7도는 본 발명에 의한 인버터 제어신호의 입출력을 도시한 블럭도.
제8도는 본 발명에 의한 인버터 제어신호에 따른 주파수 변화를 도시한 그래프.
Claims (2)
- 인버터에 인가되는 제어신호(P1,P2,∼Pn)를 조합하여 2n이하의 경로(WAY1-WAY(2n))와, 각 경로에 대한 출력주파수, 주파수 천이시간, 주파수 연속운전 시간을 설정하는 제1과정(S11)과, 인버터에 인가되는 제어신호(P1,P2,P∼Pn)의 상태를 검사하고, 그에따라 출력시킬 경로를 선택하여, 선택된 경로의 출력주파수, 주파수 천이 시간 및 주파수 연속 운전시간에 의해 다단속도 운전을 하는 제2과정(S12,S13)으로 이루어지는 것을 특징으로 하는 인버터의 다단 속도 운전 제어방법.
- 제1항에 있어서, 상기 현재 선택된 경로에 의한 다단속도운전이 종료되면, 다시 제2과정(S12,S13)을 반복하여 다단속도 운전을 하는 것을 특징으로 하는 인버터의 다단속도 운전 제어방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930019518A KR960014096B1 (ko) | 1993-09-23 | 1993-09-23 | 인버터의 다단속도 운전 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930019518A KR960014096B1 (ko) | 1993-09-23 | 1993-09-23 | 인버터의 다단속도 운전 제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950010326A true KR950010326A (ko) | 1995-04-28 |
| KR960014096B1 KR960014096B1 (ko) | 1996-10-12 |
Family
ID=19364440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930019518A KR960014096B1 (ko) | 1993-09-23 | 1993-09-23 | 인버터의 다단속도 운전 제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960014096B1 (ko) |
-
1993
- 1993-09-23 KR KR1019930019518A patent/KR960014096B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960014096B1 (ko) | 1996-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60139121D1 (de) | Sende- und empfangssysteme und zugehörige verfahren für serielle hochgeschwindigkeitsdaten | |
| KR870005279A (ko) | 제어장치 | |
| SE9301000D0 (sv) | Saett och anordning foer snabb aendring av en funktionalitet i ett telekommunikationssystem | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR960008489A (ko) | 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 | |
| KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| KR950010326A (ko) | 인버터의 다단속도 운전 제어방법 | |
| GB1495838A (en) | Synchronous shift register | |
| KR870009285A (ko) | 세 입력신호를 논리-연결하기 위한 모듈로-2 가산기 | |
| US5945882A (en) | Synchronizing method of distributed reference oscillation systems and reference oscillation generation apparatus | |
| KR950015987A (ko) | 클럭신호 선택방법 및 그 회로 | |
| EP0384595A3 (en) | Digital phase shifter | |
| KR860008502A (ko) | 감지 신호 신장기 | |
| KR960006272A (ko) | 주/종속 플립-플롭 | |
| US20050198595A1 (en) | State machine optimization system | |
| RU2020555C1 (ru) | Многофункциональный логический модуль | |
| SU1621145A1 (ru) | Устройство дл формировани серий импульсов | |
| KR920001532Y1 (ko) | 채널 출력 제어회로 | |
| KR970019031A (ko) | 위상 지연을 선택할 수 있는 위상 변환 회로 | |
| KR970004648A (ko) | 클럭신호 선택 출력회로 | |
| KR970013694A (ko) | 클럭 발생장치 | |
| KR970031351A (ko) | 50퍼센트(%) 듀티출력을 갖는 분주회로 | |
| JPH03227111A (ja) | ドライバ出力回路 | |
| KR930008563A (ko) | 프로그래머블 로직 콘트롤러(plc) 매트릭스(matrix) 입력회로 | |
| JPS6386046A (ja) | メモリ・セレクト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120919 Year of fee payment: 17 |
|
| EXPY | Expiration of term |