KR950007299A - 고속 록업과 고안정 발진을 얻을수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 - Google Patents
고속 록업과 고안정 발진을 얻을수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 Download PDFInfo
- Publication number
- KR950007299A KR950007299A KR1019940020830A KR19940020830A KR950007299A KR 950007299 A KR950007299 A KR 950007299A KR 1019940020830 A KR1019940020830 A KR 1019940020830A KR 19940020830 A KR19940020830 A KR 19940020830A KR 950007299 A KR950007299 A KR 950007299A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- division
- comparison
- reference signal
- dividing
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 title claims abstract 20
- 238000001308 synthesis method Methods 0.000 title claims 3
- 238000006243 chemical reaction Methods 0.000 claims abstract 3
- 238000001514 detection method Methods 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 230000009977 dual effect Effects 0.000 claims 2
- 230000011664 signaling Effects 0.000 claims 2
- 238000005194 fractionation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
전압제어어 발진기로부터의 출력에 따라, 프랙셔널 분주기에 의하여 고주파 분주신호와 저주파 분주수가 발생된다. 위상비교가 고주파 분주신호와 고주파 기준신호 사이에서 위상비교기에 의하여 수행된다. 위상비교가 저주파 분주신호와 저주파 기준신호 사이에서 위상비교기에 의하여 수행된다. 위상비교기로부터 출력 중 어느 하나가 선택기에 의하여 선택되어 필터로 전달됨으로써, 전압제어 발진기를 위한 제어전압을 발생시킨다. 고분해 능 분주가 프랙셔널 분주에 의해 달성된다. 결국, 선택기의 변환에 의한 발진주파수의 교란이 억제된다. 고속 록업과 고안정 발진을 이룩한 PLL 주파수 합성기가 얻어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 PLL 주파수 합성기의 제1실시예를 나타내는 회로 블록도
제4도는 본 발명에 따른 PLL 주파수 합성기의 제2실시예를 도시적으로 나타내는 회로 블록도
Claims (9)
- 기준신호와 관계되는 발진신호를 발생하기 위하여 위상비교가 기준 신호와 발진신호 사이에서 행하여져 발진신호의 위상을 제어하는 PLL 주파수 합성기에 있어서, 기준신호를 분주함을써 제1기준신호를 발생하고 이 제1기준신호를 소정의 분주수에 의해 분주함으로써 제2기준신호를 발생하기 위한 기준신호 분주수단과, 발진신호으 발진주파수를 프렉셔널 분주수에 의해 분주함으로써 상기 제1기준신호의 주파수와 거의 동일한 주파수를 갖는 제1분주신호를 발생하고 소정의 분주수에 의하여 이 제1분주신호를 분주함으로써 제2분주신호를 발생하기 위한 프렉셔널 분주수단과, 제1기준신호를 제1분주신호와 비교함으로써 제1비교신호를 발생하기 위한 제1비교수단과, 제2기준신호를 제2분주신호와 비교함으로써 제2비교신호를 발생하기 위한 제2비교수단과, 제1비교신호의 상황에 따라서 제1 및 제2 비교신호 중 어느 하나를 선택하기 위한 선택수단을 포함하고, 상기 선택수단으로부터 생성된 비교신호에 따라 발진신호의 위상을 제어하는 PLL 주파수 합성기.
- 제1항에 있어서, 위상 록 감지수단을 추가로 포함하고, 상기 위상 록 감지수단은 제1비교신호의 실제적인 존부를 감지하고, 그 감지신호를 선택수단으로 출력시키며, 상기 선택수단은 제1 또는 제2비교신호가 존재할 때, 제1 또는 제2신호를 각각 선택하여 선택신호를 출력시키는 PLL 주파수 합성기.
- 제1항에 있어서, 필터수단을 추가로 포함하고, 상기 필터수단은 선택수단으로부터 발생된 비교신호를 평활시키는 것인 PLL 주파수 합성기.
- 제1항에 있어서, 비교 및 (프랙셔널) 분주 수단은 발진신호를 A로 분주하기 위한 A카운트 수단과, 발진신호를 (A+1)로 분주하기 위한 (A+1)카운트 수단과, M 사이클내의 카운트 동작의 사이클을 카운트하기위한 F카운트 수단 및 반복을 카운트하는 M카운트 수단을 포함하고 (A,F 및 M은 정수), 프렉셔널 분주수 N은 관계식 N=Aㆍ(M-F)_(A+1)ㆍF(여기서 A와 F는 각각 N을 M으로 나눔으로써 얻어지는 몫과 나머지이다)에 따른 각각의 카운트 수단의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성기.
- 제4항에 있어서, A카운트 수단은 K분주와 K+1 분주 사이의 변환을 달성하기 위한 듀얼 모듈러스 카운트 수단과, S카운트 동작을 수행하기 위한 S카운트 수단 및 제2의 M카운트 수단을 포함하고(K,S 및 M은 정수), A 분주는 관계식 A=Kㆍ(M-2)+(K+1)ㆍS에 따라 각각의 카운트 수단의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성기.
- 기준신호와 관계되는 발진신호를 발생하기 위하여 위상비교가 기준 신호와 발진신호 사이에서 행하여져 발진신호의 위상을 제어하는 PLL 주파수 합성기에 있어서, 기준신호를 분주함으로써 제1기준신호를 발생하고 이 제1기준신호를 소정의 분주수에 의해 분주함으로써 제2기준신호를 발생하기 위한 기준신호 분주단계와, 발진신호의 발진주파수를 프렉셔널 분주수에 의해 분주함으로써 상기 제1기준신호의 주파수와 거의 동일한 주파수를 갖는 제1분주신호를 발생하고 소정의 분주수에 의하여 이 제1분주신호를 분주함으로써 제2분주신호를 발생하기 위한 프렉셔널 분주단계와, 제1기준신호를 제1분주신호와 비교함으로써 제1비교신호를 발생하기 위한 제1비교단계와, 제2기준신호를 제2분주신호와 비교함으로써 제2비교신호를 발생하기 위한 제2비교단계 및, 제1비교신호의 상황에 따라서 제1 및 제2 비교신호 중 어느 하나를 선택하기 위한 선택수단을 포함하고, 상기 선택수단으로부터 생성된 비교신호에 따라 발진신호의 위상을 제어하는 PLL 주파수 합성방법.
- 제6항에 있어서, 위상 록 감지단계를 추가로 포함하고, 상기 위상 록 감지단계는 제1비교신호의 실제적인 존부를 감지하고, 그 감지신호를 선택수단으로 출력시키며, 상기 선택수단은 제1 또는 제2비교신호가 존재할 때, 제1 또는 제2신호를 각각 선택하여 선택신호를 출력시키는 PLL 주파수 합성방법.
- 제6항에 있어서, 프랙셔널 분주 단계는 발진신호를 A로 분주하기 위한 A카운트 단계와, 발진신호를 (A+1)로 분주하기 위한 (A+1)카운트 단계와, M 사이클내의 카운트 동작의 사이클을 카운트하기위한 F카운트 단계 및 반복을 카운트하는 M카운트 단계를 포함하고 (A,F 및 M은 정수), 프렉셔널 분주수 N은 관계식 N=Aㆍ(M-F)_(A+1)ㆍF(여기서 A와 F는 각각 N을 M으로 나눔으로써 얻어지는 몫과 나머지이다)에 따른 각각의 카운트 단계의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성방법.
- 제8항에 있어서, A카운트 단계는 K분주와 K+1 분주 사이의 변환을 달성하기 위한 듀얼 모듈러스 카운트 단계과, S카운트 동작을 수행하기 위한 S카운트 단계 및 제2의 M카운트 단계를 포함하고(K,S 및 M은 정수), A 분주는 관계식 A=Kㆍ(M-2)+(K+1)ㆍS에 따라 각각의 카운트 단계의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5229450A JP3033654B2 (ja) | 1993-08-23 | 1993-08-23 | Pll周波数シンセサイザ |
JP93-229450 | 1993-08-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950007299A true KR950007299A (ko) | 1995-03-21 |
KR0138484B1 KR0138484B1 (ko) | 1998-06-15 |
Family
ID=16892400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940020830A KR0138484B1 (ko) | 1993-08-23 | 1994-08-23 | 고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5424687A (ko) |
EP (1) | EP0641082B1 (ko) |
JP (1) | JP3033654B2 (ko) |
KR (1) | KR0138484B1 (ko) |
DE (1) | DE69403869T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100551513B1 (ko) * | 2004-03-04 | 2006-02-13 | 주식회사 휴맥스 | 라벨 기록층이 형성된 광디스크와 그에 따른 광디스크장치에서의 라벨 기록방법 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766723B2 (ja) * | 1989-12-26 | 1995-07-19 | 三菱電機株式会社 | 遮断器 |
JP2880376B2 (ja) * | 1993-06-10 | 1999-04-05 | 三菱電機株式会社 | 周波数安定化装置 |
JP3327028B2 (ja) * | 1995-02-14 | 2002-09-24 | 松下電器産業株式会社 | 周波数シンセサイザ |
US5486792A (en) * | 1995-03-06 | 1996-01-23 | Motorola, Inc. | Method and apparatus for calculating a divider in a digital phase lock loop |
JPH0993090A (ja) * | 1995-09-21 | 1997-04-04 | Pioneer Electron Corp | 受信機 |
SE505090C2 (sv) * | 1995-10-05 | 1997-06-23 | Ericsson Telefon Ab L M | Förfarande och anordning vid generering av en signal |
US5889436A (en) * | 1996-11-01 | 1999-03-30 | National Semiconductor Corporation | Phase locked loop fractional pulse swallowing frequency synthesizer |
US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
US5907253A (en) * | 1997-11-24 | 1999-05-25 | National Semiconductor Corporation | Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element |
US6028493A (en) * | 1998-04-21 | 2000-02-22 | National Semiconductor Corporation | Elimination of bandpass filter after quadrature modulator in modulation synthesizer circuit |
EP0986178A3 (en) * | 1998-07-17 | 2000-05-03 | Nortel Networks Corporation | Frequency synthesizer |
US6329872B1 (en) | 1998-08-14 | 2001-12-11 | Nortel Networks Limited | Charge pump circuit for a phase locked loop |
US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
US6140882A (en) * | 1998-11-23 | 2000-10-31 | Tropian, Inc. | Phase lock loop enabling smooth loop bandwidth switching |
US6483886B1 (en) * | 1999-01-08 | 2002-11-19 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
US7012984B2 (en) * | 1999-07-29 | 2006-03-14 | Tropian, Inc. | PLL noise smoothing using dual-modulus interleaving |
DE19946200A1 (de) * | 1999-09-27 | 2001-05-03 | Infineon Technologies Ag | Phasenregelkreis |
KR100424465B1 (ko) * | 1999-11-30 | 2004-03-26 | 삼성전자주식회사 | 차세대 이동통신단말기에 적용되는 위상동기루프의 주파수락업 시간 단축 및 위상잡음 최소화 루프 필터 장치 |
US6236278B1 (en) | 2000-02-16 | 2001-05-22 | National Semiconductor Corporation | Apparatus and method for a fast locking phase locked loop |
FR2811166B1 (fr) | 2000-06-30 | 2005-01-28 | Cit Alcatel | Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie |
US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
KR100468734B1 (ko) * | 2002-06-11 | 2005-01-29 | 삼성전자주식회사 | 노이즈를 감소시키기 위한 주파수 합성 회로 |
CA2446633C (en) * | 2002-10-25 | 2008-01-29 | Pulp And Paper Research Institute Of Canada | Diagnostic for poorly tuned control loops |
US6867616B1 (en) | 2003-06-04 | 2005-03-15 | Altera Corporation | Programmable logic device serial interface having dual-use phase-locked loop circuitry |
US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
US7019570B2 (en) * | 2003-09-05 | 2006-03-28 | Altera Corporation | Dual-gain loop circuitry for programmable logic device |
US6924678B2 (en) * | 2003-10-21 | 2005-08-02 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
US7075365B1 (en) | 2004-04-22 | 2006-07-11 | Altera Corporation | Configurable clock network for programmable logic device |
US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
US7042258B2 (en) * | 2004-04-29 | 2006-05-09 | Agere Systems Inc. | Signal generator with selectable mode control |
US7436228B1 (en) | 2005-12-22 | 2008-10-14 | Altera Corporation | Variable-bandwidth loop filter methods and apparatus |
US7728674B1 (en) | 2006-05-19 | 2010-06-01 | Altera Corporation | Voltage-controlled oscillator methods and apparatus |
CN101414820B (zh) * | 2007-10-17 | 2011-04-06 | 中兴通讯股份有限公司 | 一种数字频率合成及同步电路 |
US9594100B2 (en) * | 2013-09-06 | 2017-03-14 | Analog Devices Global | Apparatus and method for evaluating the performance of a system in a control loop |
KR101759601B1 (ko) | 2015-12-28 | 2017-07-31 | 엘에스산전 주식회사 | 기중 차단기용 지연시간 발생장치 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2128056B1 (ko) * | 1971-03-02 | 1974-04-26 | Thomson Csf | |
US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
US4365211A (en) * | 1980-10-31 | 1982-12-21 | Westinghouse Electric Corp. | Phase-locked loop with initialization loop |
JPS57125528A (en) * | 1981-01-28 | 1982-08-04 | Advantest Corp | Frequency synthesizer |
JPS5850827A (ja) * | 1981-09-08 | 1983-03-25 | Fujitsu Ltd | フェーズ・ロック・ループ回路 |
US4511859A (en) * | 1982-08-30 | 1985-04-16 | At&T Bell Laboratories | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals |
US4598257A (en) * | 1983-05-31 | 1986-07-01 | Siemens Corporate Research & Support, Inc. | Clock pulse signal generator system |
JPH01125024A (ja) * | 1987-11-09 | 1989-05-17 | Mitsubishi Electric Corp | 位相比較器 |
GB2223136B (en) * | 1988-03-28 | 1992-10-14 | Plessey Co Plc | Broad band vco control system for clock recovery |
JPH0294710A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 周波数シンセサイザー発振器 |
JP2758443B2 (ja) * | 1989-07-05 | 1998-05-28 | アイコム株式会社 | Pll周波数シンセサイザー |
JPH0440117A (ja) * | 1990-06-06 | 1992-02-10 | Fujitsu Ltd | Pll回路 |
JPH04101515A (ja) * | 1990-08-21 | 1992-04-03 | Fujitsu Ltd | 電圧制御発振器の制御回路 |
JP2993200B2 (ja) * | 1991-07-31 | 1999-12-20 | 日本電気株式会社 | 位相同期ループ |
US5160900A (en) * | 1992-01-21 | 1992-11-03 | Nokia Mobile Phones Ltd. | Method to speed up the training of a shift oscillator in a frequency synthesizer |
JPH05206848A (ja) * | 1992-01-27 | 1993-08-13 | Fujitsu Ltd | Pllシンセサイザ回路 |
US5371480A (en) * | 1992-12-04 | 1994-12-06 | Telefonaktiebolaget L M Ericsson | Step controlled signal generator |
-
1993
- 1993-08-23 JP JP5229450A patent/JP3033654B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-19 EP EP94112984A patent/EP0641082B1/en not_active Expired - Lifetime
- 1994-08-19 DE DE69403869T patent/DE69403869T2/de not_active Expired - Fee Related
- 1994-08-19 US US08/293,447 patent/US5424687A/en not_active Expired - Fee Related
- 1994-08-23 KR KR1019940020830A patent/KR0138484B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100551513B1 (ko) * | 2004-03-04 | 2006-02-13 | 주식회사 휴맥스 | 라벨 기록층이 형성된 광디스크와 그에 따른 광디스크장치에서의 라벨 기록방법 |
Also Published As
Publication number | Publication date |
---|---|
US5424687A (en) | 1995-06-13 |
EP0641082B1 (en) | 1997-06-18 |
EP0641082A2 (en) | 1995-03-01 |
EP0641082A3 (en) | 1995-11-02 |
JPH0766723A (ja) | 1995-03-10 |
DE69403869T2 (de) | 1998-01-08 |
JP3033654B2 (ja) | 2000-04-17 |
KR0138484B1 (ko) | 1998-06-15 |
DE69403869D1 (de) | 1997-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950007299A (ko) | 고속 록업과 고안정 발진을 얻을수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 | |
US5781054A (en) | Digital phase correcting apparatus | |
US4005479A (en) | Phase locked circuits | |
US8947139B1 (en) | Apparatus for doubling the dynamic range of a time to digital converter | |
JPH10327071A (ja) | 分数性位相同期ループコヒーレント周波数シンセサイザ | |
KR0165697B1 (ko) | 주파수 합성장치 및 그를 이용하는 미사일 레이다 시스템 | |
JP4310036B2 (ja) | タイミング信号発生回路、及び、それを備えた半導体検査装置 | |
US5302908A (en) | High precision phase comparator and phase locked loop | |
US4145667A (en) | Phase locked loop frequency synthesizer using digital modulo arithmetic | |
JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
US5731743A (en) | Frequency synthesizer having phase error feedback for waveform selection | |
KR970019097A (ko) | 디지탈카운터 및 디지탈 pll회로 | |
KR920010565A (ko) | 드럼서보계 | |
KR970055570A (ko) | 혼합형 주파수 합성기 | |
KR920001314A (ko) | 다중-동기화 모니터 수평 편향 주파수 변경용 광동작 범위 자동장치 | |
KR890007491A (ko) | 주파수 동기 루프용 주파수 검파기 | |
US4871981A (en) | Fast hopping microwave frequency synthesizer | |
US3688212A (en) | Frequency synthesis system | |
KR950023066A (ko) | 영상처리 시스템의 버스트신호 발생회로 | |
JPH10322200A (ja) | 位相ロック検出回路 | |
US4001726A (en) | High accuracy sweep oscillator system | |
US6298106B1 (en) | Frequency synthesiser | |
KR960009972B1 (ko) | Pll회로 | |
RU2128853C1 (ru) | Нониусный измеритель временных интервалов | |
RU2273952C2 (ru) | Синтезатор частоты |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020214 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |