KR0138484B1 - 고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 - Google Patents

고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법

Info

Publication number
KR0138484B1
KR0138484B1 KR1019940020830A KR19940020830A KR0138484B1 KR 0138484 B1 KR0138484 B1 KR 0138484B1 KR 1019940020830 A KR1019940020830 A KR 1019940020830A KR 19940020830 A KR19940020830 A KR 19940020830A KR 0138484 B1 KR0138484 B1 KR 0138484B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
division
comparison
reference signal
Prior art date
Application number
KR1019940020830A
Other languages
English (en)
Other versions
KR950007299A (ko
Inventor
신리 후꾸다
Original Assignee
세끼모또 다다히로
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 닛뽕덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR950007299A publication Critical patent/KR950007299A/ko
Application granted granted Critical
Publication of KR0138484B1 publication Critical patent/KR0138484B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

전압제어 발진기로부터 출력에 따라, 프랙셔널 분주기에 의하여 고주파 분주신호와 저주파 분주수가 발생된다. 위상비교가 고주파 분주신호와 고주파 기준신호 사이에서 위상비교기에 의하여 수행된다. 위상비교가 저주파 분주신호와 저주파 기준신호 사이에서 위상비교기에 의해 수행된다.
위상비교기로부터의 출력 중 어느 하나가 선택기에 의하여 선택되어 필터로 전달됨으로써, 전압제어 발진기를 위한 제어전압을 발생시킨다. 고분해능 분주가 프랙셔널 분주에 의해 달성된다. 결국, 선택기의 변환에 의한 발진주파수의 교란이 억제된다. 고속 록업과 고안정 발진을 이룩한 PLL 주파수 합성기가 얻어진다.

Description

고속 록업과 고안정 발진을 얻을 수 있는 PLL 주파수 합성기 및 PLL 주파수 합성방법
제1도는 종래의 록업 특성에 대한 타이밍을 나타내는 그래프.
제2도는 본 발명에 따른 PLL 주파수 합성기의 제1 실시예를 나타내는 회로 블럭도.
제3도는 제1 실시예의 록업 특성의 타이밍을 나타내는 그래프.
제4도는 본 발명에 대한 PLL 주파수 합성기의 제2 실시예를 도식적으로 나타낸 회로 블럭도.
제5도는 제2실시예에 응용가능한 일반적인 펄스 스왈로(swallow)식 분주기를 나타내는 회로 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : VCO2 : 프랙셔널(fractional) 분주기
3 : 기준 카운터4, 24 : 8 카운터
5, 6 : 위상비교기7, 25 : 선택기
8 : 필터9 : 위상 록 감지기
10 : 기준신호21 : A 카운터
22 : +1 카운터23 : F 카운터
26 : K, K+1 분주 프리스케일러(prescaler)
27 : S 카운터28 : M 카운터
본 발명은 PLL(Phase-Locked Loop) 주파수 합성기와 PLL 주파수 합성방법 특히 고속 록업과 고안정 발진을 얻을 수 있는 PLL 주파수 합성기와 PLL 주파수 합성방법에 대한 것이다.
지금까지, 최소화된 록업 시간과 고안정 발진이 PLL 주파수 합성기의 특성으로서 원하여져 왔다. 록업 시간의 최소화는 기준 주파수를 쫓아가는 데 걸리는 시간 주기의 감소를 의미하며, 반면에 고안정 발진은 외부의 교란에 대항하는 강도를 가리킨다. 잘 알려진 바와 같이, 록업 시간의 고속 특성은 더 높은 비교 주파수에 의해 제어될 때 얻어진다. 한편, 발진은 더 낮은 비교 주파수에 의해 제어될 때 훨씬 쉽게 안정화 된다.
이렇게 상충되는 장점의 효율적인 이용을 위해, 더 큰 분주기와 더 작은 분주기에 의한 분주를 통하여 얻어지는 기준 주파수와 비교 주파수를 활용하는 PLL 주파수 합성기가 알려져 있다(참고문헌: 일본국 특개평 2-94710 및 3-38921). 종래의 기술에 의하면, PLL은 더 큰 분주기와 더 작은 분주기에 의한 분주를 통하여 얻어지는 기준 주파수와 비교 주파수에 의하여 구성된다. 즉, 더 높은 비교 주파수와 통상의 비교 주파수가 목적 주파수와 현재 발진 주파수 사이의 차이의 크기에 따라 사용된다. 특히, 이들의 큰 차이에 대하여는, 위상 비교가 목적 주파수로의 수렴 속도를 증가 시키기 위하여 작은 분주기에 의한 분주에 의하여 얻어지는 높은 주파수 상태에서 행하여진다. 이러한 상태에서 발진 주파수가 목적 주파수의 근사치까지 도달한 후에, 결과적으로 주파수의 불일치가 최소화인 때, 큰 분주기 즉, 통상의 비교 주파수를 갖는 분주기에 의한 분주를 통하여 더 낮은 비교 주파수의 상태에서 위상 비교를 함으로써 고안정성을 갖는 목적 주파수를 얻는다.
그러나, 비교 주파수가 전술한 것처럼 증가될 때는, 설정 주파수가 목적 주파수의 근사치까지 도달만 할 뿐이다. 제1도의 록업 특성에서 도시된 바와 같이, 편이 △f는 제1차 수렴종료시점 t1에서의 설정 주파수에 대하여 발생한다. 비록 편이 △f가 존재하더라도, 정확한 주파수를 얻기 위하여 시각 t2에서 비교 주파수를 통상의 비교 주파수로 변화시킨다.
주파수 변화에서는 파형의 왜곡이 발생하기 때문에 주파수 수렴을 위하여 록업 시간(t2에서 t3)의 주기를 취할 필요가 있다. 즉, 이것은 고속의 록업에 대하여 불리한 문제로 된다.
따라서, 본 발명의 목적중의 하나는 고속의 록업과 고안정의 발진을 얻을 수 있는 PLL 주파수 합성기를 제공하는 데 있다.
본 발명에 따라, 기준신호와 관계되는 발진신호를 발생하기 위하여 위상비교가 기준신호와 발진신호 사이에서 행하여져 발진신호의 위상을 제어하는 PLL 주파수 합성기가 제공된다. 이 합성기는 기준신호를 분주함으로써 제1 기준신호를 발생하고 이 제1 기준신호를 소정의 분주수에 의해 분주함으로써 제2 기준신호를 발생하기 위한 기준신호 분주수단과, 발진신호의 발진 주파수를 프랙셔널 분주수에 의해 분주함으로써 상기 제1 기준신호의 주파수와 거의 동일한 주파수를 갖는 제1 분주신호를 발생하고 소정의 분주수에 의하여 이 제1 분주신호를 분주함으로써 제2 분주신호를 발생하기 위한 프랙셔널 분주수단과, 제1 기준신호를 제1 분주신호와 비교함으로써 제1 비교신호를 발생하기 위한 제1 비교수단과, 제2 기준신호를 제2 분주신호와 비교함으로써 제2 비교신호를 발생하기 위한 제2 비교수단과, 제1 비교신호의 상태에 따라서 제1 및 제2 비교신호 중 어느 하나를 선택하기 위한 선택수단을 포함하고 상기 선택수단으로부터 생성된 비교신호에 따라 발진 신호의 위상을 제어한다.
더욱이, 상기 PLL 주파수 합성기는 위상 록 감지수단을 추가로 포함한다. 위상 록 감지수단은 제1 비교신호의 실제적인 존부를 감지하고 그 감지신호를 선택수단으로 출력시킨다. 선택수단은 제1 또는 제2 비교신호가 존재할 때, 제1 또는 제2 신호를 각각 알맞게 선택함으로써 선택신호를 출력시킨다.
또한, 상기 PLL 주파수 합성기는 선택수단으로부터 발생된 비교신호를 평활시키는 필터를 추가로 포함한다.
게다가, 비교 및 (프랙셔널) 분주 수단은 발진신호를 A로 분주하기 위한 A 카운트 수단과, 발진신호를 (A+1)로 분주하기 위한 (A+1) 카운트 수단과, M사이클내의 반복되는 카운트 동작의 사이클을 카운트하기 위한 F카운트 수단 및 반복(repetitions)을 카운트하는 M카운트 수단을 포함한다(A, F, 및 M은 정수). 프랙셔널 분주수 N은 관계식 N=A·(M-F)+(A+1)·F, 여기서 A와 F는 각각 N을 M으로 나눔으로써 얻어지는 몫과 나머지이다. 이에 따른 각각의 카운트 수단의 카운트 동작을 통하여 얻어지는 것이 바람직하다.
더욱이, A카운트 수단은 K 분주와 K+1 분주 사이의 변환을 달성하기 위한 듀얼 모듈러스 카운트 수단과, S카운트 동작을 수행하기 위한 S카운트 수단 및 제2의 M카운트 수단을 포함한다(K, S, 및 M은 정수). A분주는 관계식 A=K·(M-S)+(K+1)·S에 따라 각각의 카운트 수단의 카운트 동작을 통하여 얻어지는 것이 바람직하다.
본 발명에 따라, 기준신호와 관계되는 발진신호를 발생하기 위하여 기준신호와 발진신호 사이에서 위상비교가 행하여져 발진신호의 위상을 제어하는 PLL 주파수 합성 방법이 제공된다. 이 합성 방법은 기준신호를 분주함으로써 제1 기준신호를 발생하고 이 제1 기준신호를 소정의 분주수에 의해 분주함으로써 제2 기준신호를 발생하기 위한 기준신호 분주단계와, 발진신호의 발진 주파수를 프랙셔널 분주수에 의해 분주함으로써 상기 제1 기준신호의 주파수와 거의 동일한 주파수를 갖는 제1 분주신호를 발생하고 소정의 분주수에 의하여 이 제1 분주신호를 분주함으로써 제2 분주신호를 발생하기 위한 프랙셔널 분주단계와, 제1 기준신호를 제1 분주신호와 비교함으로써 제1 비교신호를 발생하기 위한 제1 비교단계와, 제2 기준신호를 제2 분주신호와 비교함으로써 제2 비교신호를 발생하기 위한 제2 비교단계와, 제1 비교신호의 상태에 따라서 제1 및 제2 비교신호 중 어느 하나를 선택하는 선택단계를 포함하고, 상기 선택수단으로부터 생성된 비교신호에 따라 발진신호의 위상을 제어한다.
더군다나, 상기 PLL 주파수 합성 방법은 위상 록 감지단계를 추가로 포함한다. 위상 록 감지단계는 제1 비교신호의 실제적인 존부를 감지하고 그 감지신호를 선택수단으로 출력시킨다. 선택단계에서는 제1 또는 제2 비교신호가 존재할 때, 제1 또는 제2 신호를 각각 알맞게 선택하여 이 선택된 신호를 출력시킨다.
게다가, 프랙셔널 분주단계는 발진신호를 A로 분주하기 위한 A 카운트 단계와, 발진신호를 (A+1)로 분주하기 위한(A+1) 카운트 단계와, M 사이클내의 반복되는 카운트 동작의 사이클을 카운트하기 위한 F 카운트 단계 및 반복을 카운트하기 위한 M 카운트 단계를 포함한다(A, F, 및 M은 정수).
프랙셔널 분주수 N은 관계식 N=A·(M-F)+(A+1)·F, 여기서 A와 F는 각각 N을 M으로 나눔으로써 얻어지는 몫과 나머지이다. 이에 따른 각각의 카운트 단계의 카운트 동작을 통하여 얻어지는 것이 바람직하다.
더욱이, A 카운트 단계는 K 분주와 K+1 분주 사이의 변환을 달성하기 위한 듀얼 모듈러스 카운트 단계와, S 카운트 동작을 수행하기 위한 S 카운트 단계 및 제2의 M 카운트 단계를 포함한다(K,S, 및 M은 정수). A 분주는 관계식 A=K·(M-S)+(K+1)·S에 따라 각각의 카운트 단계의 카운트 동작을 통하여 얻어지는 것이 바람직하다.
결국, 본 발명에 따른 PLL 주파수 합성기와 PLL 주파수 합성방법의 주요부에 의하면, 기준신호가 제1 기준신호를 얻기 위하여 분주되고나서 이 제1 분주신호는 제2 기준신호를 얻기 위하여 다시 분주된다. 위상비교가 제1 및 제2 기준신호 각각과 제1 및 제2 비교신호를 얻기 위한 발진신호 사이에서 수행된다. 이것에 기초로 한 발진신호의 위상이 제어됨으로써, 기준신호와 관련된 발진신호가 발생된다. 이를 위하여, 본 발명에 의한 PLL 주파수 합성기에서는 발진신호의 발진 주파수가 제1 기준신호의 주파수와 동일한 주파수를 갖는 제1 분주신호를 생성하기 위하여 프랙셔널 분주기에 의해 분주된다. 게다가, 제1 분주신호는 제2 분주신호를 생성하기 위하여 소정의 분주기에 의해 추가로 분주된다. 제1 분주신호와 제1 기준신호 사이의 비교결과에 의존하여, 제1 비교신호와 제2 비교신호 중 어느 하나가 출력신호로서 선택됨으로써, 출력신호에 따라 발진신호의 위상을 제어한다.
결국, 발진 주파수의 위상은 프랙셔널 분주기에 의한 분주로부터 얻어지는 제1 고주파 분주신호에 따라 제1 단계에서 제어된다. 제1 단계에서, 발진신호와 제1 기준신호 사이의 위상차가 실질적으로 영으로 될 때, 비교제어가 제2 단계에서의 제2 저주파 분주신호를 사용하는 제2 기준신호를 가지고서 이루어진다. 제1 단계 제어에서 사용된 제1 분주신호가 프랙셔널 분주기에 의해 얻어지기 때문에, 기준신호에 대한 주파수의 불일치가 거의 없다. 제어동작이 기준신호에 대한 주파수의 불일치를 거의 갖지 않는 분주신호를 가지고서 수행되기 때문에, 제1 단계에서 매우 정확한 제어를 달성하는 것이 가능하다.
본 발명의 목적과 특징은 첨부된 도면을 참고로한 상세한 설명을 통하여 더욱 명확해진다.
이제부터는 첨부된 도면에 대하여 언급하면서, 본 발명에 따른 PLL 주파수 합성기와 PLL 주파수 합성방법의 실시예에 대한 자세한 설명을 하기로 한다. 제2도에서 제5도는 본 발명에 따른 PLL 주파수 합성기와 PLL 주파수 합성방법을 도시하고 있다.
제2도는 본 발명에 따른 PLL 주파수 합성기의 제1 실시예를 회로 블럭도로 나타낸다. 제3도는 합성기의 록업 특성을 나타내는 타이밍도이다. 합성기는 전압제어 발진기(1) (간략히 VCO라 한다)와, VCO(1)으로부터 발진되는 주파수 신호를 분주하기 위한 프랙셔널 분주기(2) 및 VCO의 발진 주파수를 제어하기 위한 제어회로부를 포함한다. 이 제어회로부는 기준신호 발진기(10)와, 기준카운터(3)와, 8카운터(4)와, 위상비교기(5,6)와, 선택기(7)와, 필터(8) 및 위상 록 감지기(9)를 포함한다. VCO(1)는 전압 VC에 따르는 주파수를 갖는 신호를 발생하기 위하여 제어전압 VC를 받는다. 출력신호는 프랙셔널 분주기(2)에 공급된다. 분주기(2)에서는, 고주파 분주신호(S1)와 저주파 분주신호(S2)가 접수된 신호로부터 생성된다.
한편, VCO(1)의 발진주파수를 제어하는 제어회로를 이루는 기준신호 발진기(10)는 예를 들어 수정 발진기와 같은 것을 포함하는 기준신호 발진기이다. 기준카운터(3)는 고주파수를 갖는 제1 기준신호(REF1)를 발생하기 위하여 기준신호를 분주한다. 8카운터(4)(즉, 1/8 분주기)는 저주파수를 갖는 제2 기준신호(REF2)를 얻기 위하여 기준카운터(3)으로부터 출력되는 제1 기준신호(REF1)를 8로 분주시킨다.
위상비교기(5)는 고주파수를 갖는 분주신호(S1)와 고주파수를 갖는 제1 기준신호(REF1)사이에서 위상비교를 한다. 위상비교기(6)는 저주파수를 갖는 분주신호(S2)의 위상을 저주파수를 갖는 제2 기준신호(REF2)의 위상과 비교한다. 비교기(5,6)으로부터 각각 전달된 신호들은 선택기(7)로 보내진 후, 이 신호들 중 하나를 신호를 평활시키기 위하여 필터(8)로 공급한다. 평활된 전압이 VCO(1)를 제어하기 위한 제어전압 VC로서 얻어진다. 이 경우, 위상 비교기(5, 6)의 출력은 위상 록 감지기(9)에 의해 제어되는 선택기(7)에 의한 선택을 받게 된다. 다시 말하면, 분주신호(S1)와 제1 기준신호 사이에서 위상차가 존재하는, 즉 위상비교기(5)로부터 출력되는 비교결과가 실질적으로 존재하는 상태에서 감지기(9)가 선택기(7)로 하여금 위상비교기(5)를 선택하게 한다. 이것은 발진 주파수가 분주신호(S1)에 의해 제어됨을 의미한다.
역으로, 분주신호(S1)와 제1 기준신호 사이에서 위상차를 거의 얻지 못한 경우, 즉 위상비교기(5)로부터의 비교결과의 출력신호가 거의 없는 상태에서는, 위상 록 감지기(9)는 선택기(7)로 하여금 위상비교기(6)를 선택하도록 한다. 이것은 발진주파수가 분주신호(S2)에 의해 제어됨을 의미한다.
그런데, 비교기(7)가 위상비교기(5, 6) 중 어느 하나를 선택할 때, 선택되지 않고 남은 비교기는 고임피던스 출력상태로 설정된다.
상기와 같이 구성된 PLL 주파수 합성기의 프랙셔널 분주기(2)는 A카운터(21)와, +1 카운터(22)와, F카운터(23)와, 8카운터(24) 및 선택기(25)를 포함한다.
프랙셔널 분주기(2)는 소위 분수 분주를 하는 분주기이다. 이의 동작을 상세히 하기 위하여, 분주 주파수의 분해능을 1/8로 설정하는 것, 즉 고분주신호(S1)의 주파수가 저분주신호(S2)의 주파수의 8배이고, 고주파수의 제1 기준신호(REF1)가 저주파수의 제2 기준신호(REF2)의 주파수의 8배인 것으로 가정한다.
A카운터(21)는 VCO(1)로부터 출력신호를 받아서 A로 분주한다. +1카운터(22)는 (A+1) 카운터의 신호를 생성하기 위하여 VCO(1)으로부터의 출력신호를 하나씩 증가시키는 카운터이다. F카운터(23)와 8카운터(24)는 각각 F와 8로 분주하는 카운터이다. 선택기(25)는 A카운터(21)와 +1카운터(22) 중 어느 하나를 선택하여 이 선택된 신호를 출력하는 선택기이다. 선택기(25)의 선택 동작은 F카운터(23)의 출력신호에 의해 감독된다.
프랙셔널 분주기(2)의 동작 중에, 발진기(1)의 출력이 A카운터에 전달된다. A카운터의 출력은 +1카운터(22)를 경유하여 F카운터(23)와 8카운터(24)에 공급된다. A카운터(21)와 +1카운터(22)의 출력은 선택기(25)에 입력된다. 선택기(25)의 선택동작은 F카운터(23)에 의해 제어된다. 결국 선택기(25)는 A카운터와 +1카운터의 출력 중의 어느 하나를 선택하여 이를 선택기의 출력으로 하게 된다.
상기 구성에서, +1카운터(22)는 A카운터(21)의 설정값보다 한 펄스가 많은 수의 펄스를 카운트 한다. F카운터(23)와 8카운터(24)는 +1카운터의 출력을 카운트한다. F카운터(23)는 8카운터(24)의 출력에 의해 리셋된다. 결국, 선택기(25)는 +1카운터(22)의 신호, 즉 8카운트 주기의 F카운트 주기 동안만 (A+1) 분주신호를 선택하고, A카운터(21)의 출력, 즉 남은(8-F) 주기 동안의 A분주신호를 선택함으로써 선택된 신호를 출력한다.
다음에는, 프랙셔널 분주의 구체적인 예에 대한 설명을 하기로 한다. 발진기(10)의 PLL 기준 주파수가 1KHZ이고 VCO(1)의 발진주파수는 85KHZ인 경우에는, 프랙셔널 분주기(2)의 분주수 N은 85이다. 이 경우, PLL 기준 주파수가 8KHZ로 변경될 때, 즉 8에 의해 곱해질 때는, 통상의 분주기에 의해 분주가 이루어질 수 없기 때문에 분주수 N은 10.625가 된다. 그러나, 실시예의 프랙셔널 분주기(2)에서는, 분주수가 희망동작을 수행하기 위한 10.625의 평균 분주수를 얻기 위하여 제어될 수 있다. 비슷하게 86KHZ의 발진주파수를 얻기 위해서는, 10.75의 평균값을 얻기 위하여 10에 의한 분주를 2번, 11에 의한 분주를 6번 행하는 것이 요구될 뿐이다.
분주수 N을 8로 나누어 얻어지는 몫과 나머지를 각각 A와 F라고 가정하면, 이들의 관계는 다음식으로 표현된다.
N=A·8+F
=A·8-A·F+A·F+F
=A·(8-F)+(A+1)·F……(1)
식 (1)에 의하면, A분주와 (A+1) 분주가 각각 (8-F)회, F 회될 때, 평균 분주가 얻어진다. 2진 표현에서는 85의 평균분주수가 1010101로 표시된다. 분주수 N은 8(3bit로 표시할 수 있다)이기 때문에, 상위 비트상에서는 10을 하위 비트상에서는 5를 얻기 위하여 상기 2진 표현은 3-bit 단위로 분할된다. 즉 몫과 나머지가 10과 5이며, 이것은 8×10+5과 일치한다.
이러한 관계는 다음의 제2도의 프랙셔널 분주기(2)의 회로구성에서 이루어진다. A카운터는 몫, 즉 값 A를 카운트한다. 비슷하게, +1카운터(22)와 F카운터(23)는 각각(A+1)과 나머지 F를 카운트한다. 8카운터(24)는 8배 시키고 선택기(25)는 A와 (A+1)의 계수 중의 하나를 선택한다. 결과적으로, F카운터(23)와 8카운터(24)의 동작에 따라, 선택기(25)는 F카운터의 동작이 종료할 때까지 (A+1)분주를 선택한다. 이 동작이 완료되었을 때, A분주가 선택된다. 8카운트 동작이 8카운터(24)에 의해 완전히 된 후, F카운터(23)는 F카운트 동작을 시작하기 위해 리셋되어 상기의 동작을 다시 초기화 시킨다. 선택기(25)와 8카운터(24)의 출력은 더 높은 주파수와 더 낮은 주파수를 각각 갖는 비교 주파수 신호 S1과 S2이 된다. 프랙셔널 분주의 채택 덕분에, 고분해능 분주(소수점에 의해 표현되는 값의)가 얻어진다. 게다가, 분주 설정 데이타를 위하여, 2진 데이타는 A카운터(21)와 F카운터(23)에 세트되는 것만 요구되며, 종래의 기술과 거의 동일한 알고리즘이 채택될 수 있다.
전술한 바와 같이, 제1 실시예의 PLL 주파수 합성기는 상대적으로 높은 비교 주파수를 갖는 신호와 통상의 비교 주파수를 갖는 신호를 포함한다. 처음에, 제1 단계에서 고주파수를 갖는 분주신호(S1)와 고주파수를 갖는 제1 기준주파수 신호(FEF1)가 위상비교기(5)에 의한 PLL 동작을 수행하기 위하여 사용되어 고속 록업을 달성한다. 다음에, 주파수 제어 동작이 제1 단계에서 종료된 후에는, 저주파수를 갖는 분주신호(S2)와 저주파수를 갖는 제2 기준주파수 신호(REF2)가 비교기(6)에 의한 PLL 동작을 수행하기 위하여 채택된다. 제2 단계에서의 제어 동작을 통하여, 고안정 록 상태가 보장된다.
종래의 경우에서는, PLL 동작이 고주파수 상태에서 이루어질 때, 발진주파수만이 목적값에 도달한다. 즉, 기준주파수에 대하여 편이가 있게 된다(제1도의 t2를 참고). 그러나, 본 실시예에 의하면, 프랙셔널 분주 덕분에, 발진주파수가 거의 목적주파수와 동일하다. 달리 말하면, 제3도의 록업 특성에서 볼 수 있듯이, 고분해능 분주가 달성된다. 결국, 제1 단계의 수렴 단말점 또는 종점(t1)에서, 발진기(1)의 발진주파수가 목적값으로서 제1 기준주파수로 거의 설정될 수 있다. 따라서, 변환점(t2)에서 재수렴이 필요하게 된다. 즉 제1 단계에서의 수렴에서 록업 상태가 제2 단계에서의 수렴과 연속적으로 결합된다. 부연하면, 시점 t2에서의 주파수 변화가 거의 억제되어, 고속 록업이 결과적으로 얻어진다.
제4도는 본 발명에 따른 PLL 주파수 합성기의 제2 실시예에 대한 회로구성을 블럭도로 보여준다. 이 실시예는, 제2도의 A카운터(21) 대신에, K와 K+1 분주를 위한 듀얼 모듈러스 프리스케일러(26)을 포함하는 펄스 스왈로우 분주기와, 스왈로우(S) 카운터(27) 및 메인(M) 카운터(28)을 포함한다.
펄스 스왈로우 분주기에서는, 제5도에 도시된 바와 같이, 이것의 입력과 출력에 관련된 총분주수 A가 다음과 같이 표현된다.
A=K·M+S
=K·M-K·S+K·S+S
=K·(M-S)+(K+1)·S……(2)
결국, S카운터(27)의 M카운트 동작중에, 듀얼 모듈러스 프리스케일러(26)가 S카운트 동작이 종료될 때까지 K+1 분주로 설정되고 난 후 프리스케일러(26)가 남은(M-S) 카운트 동작을 위하여 K 분주로 설정된다. 선택성 분주수 덕분에, 분주수 A가 얻어진다. 이 경우, K=1, 2, 등등, M=2, 3, 등등, 및 S=1, 2 ..., M-1, 즉, MS인 경우, 즉 제5도의 프리스케일러(26)와 S카운터(27)와, M카운터(28)를 포함한 전체 회로 구조는 제2도의 A카운터(21) 처럼 기능한다. 그러므로, 제2도의 경우와 같이, +1카운터(22)가 S카운터(27)의 출력 포트에 접속될 때, +1카운터(22)는 KM+S+1=A +1로 나타나는 출력을 발생한다. 즉, (A+1)카운트 동작을 위한 카운트가 구성된다. 결국, 제4도의 선택기를 사용하여, A카운트 동작을 위한 카운터(26, 27, 28)와 (A+1) 카운트 동작을 위한 카운터(26, 27, 28, 22) 사이의 변환동작이 수행된다. 제4도의 회로 동작은 제2도의 동작과 거의 동일하게 된다.
상기의 실시예들은 본 발명을 실현시키기 위한 적당한 예이긴 하나, 본 발명이 이들 실시예에 국한되는 것은 아니다. 이 실시예들은 본 발명의 범위와 기술적 사상을 벗어나지 않으면서 변화나 수정이 될 수 있다. 예를 들어, 상기의 설명에서, 분해능 1/8이 프랙셔널 분주의 예를 들기 위하여 가정되었지만, 이 분해능을 임의로 1/4, 1/16 또는 1/R로 설정할 수 있다.
이러한 경우, 8카운터 대신에 각각 4카운터, 16카운터, R카운터가 채용되어야 할 것이다. 또한, R=2n이라 가정하면, 이진 데이타의 n 하위 비트와 남은 상위 비트는 각각 F와 A카운터의 값으로 설정되는 것이 요구될 뿐이다. 설정데이타 알고리즘은 프랙셔널 분주를 생각하는 것을 제외하고는 종래의 기술과 실제적으로 동일하다.
또한, 프랙셔널 분주기(2)에서, 8카운터(24)는 고주파수를 갖는 분주신호(S1)와 저주파수를 갖는 분주신호(S2) 양쪽의 발생에 관계되어 있다. 그러나, 카운터(4)의 값에 따라, 분주신호(S2)를 배타적으로 발생하는 카운터가 제공될 수 있다.
상술한 바에서 명백하듯이, 본 발명에 따른 PLL 주파수 합성기와 PLL 주파수 합성방법의 주요부에서는 기준신호가 제1 과 제2 기준신호를 얻기 위하여 분주되고 이 기준신호들 사이의 위상비교를 하여 제1 과 제2 비교신호를 얻는다. 이러한 비교신호에 따라, 발진신호의 위상이 기준신호와 관련된 발진신호를 발생하기 위하여 제어된다. 이를 위하여, 본 발명에 의한 PLL 주파수 합성기는 발진신호의 발진주파수를 프랙셔널 분주수에 의해 분주하여 제1 기준신호의 주파수와 거의 동일한 주파수를 갖는 제1 분주신호를 발생시킨다. 그리고나서, 합성기는 제1 분주신호를 소정의 분주수에 의해 분주하여 제2 분주신호를 발생시킨다. 기준신호와 분주신호들 사이의 비교를 통하여 얻어진 비교신호에 따라, 발진신호의 위상이 제어된다.
결국, 제1 단계에서는, 발진주파수의 위상이 프랙셔널 분주에 의해 얻어진 고주파 제1 분주신호와, 제1 기준신호 사이의 비교신호에 의해 제어된다. 제1 분주신호와 제1 기준신호 사이의 위상차가 제1 단계에서 거의 영으로 될 때, 제2 단계에서의 저주파 제2 분주신호와 제2 기준신호 사이의 비교제어가 달성된다. 제1 단계 제어동작을 위하여 얻어진 제1 분주신호는 프랙셔널 분주에 의해 얻어진 신호이다. 결과적으로 제1 분주신호와 기준신호 사이의 위상차는 실질적으로 억제됨으로써, 고정확 제어동작을 수행한다.
고속 및 고정확 제어동작이 제1 단계에서 이렇게 하여 이루어지고난 후에, 프로세싱이 제2 단계에서 고안정 저주파 제어동작이 진행된다. 이러한 절차의 감독 덕분에, 고속에서의 발진주파수를 안정한 상태로 제어가능하게 된다.
본 발명이 특별히 도시된 실시예를 참고로 하여 설명되었지만, 본 발명이 상기의 실시예들 뿐만 아니라 첨부된 청구항에 의해 제한되는 것은 아니다. 당업자가 본 발명의 범위와 기술적 사상을 벗어나지 않으면서 실시예들을 변경하거나 수정할 수 있음은 명백하다.

Claims (9)

  1. 기준신호와 관계되는 발진신호를 발생하기 위하여 위상비교가 기준신호와 발진신호 사이에서 행하여져 발진신호의 위상을 제어하는 PLL 주파수 합성기에 있어서, 기준신호를 분주함으로써 제1 기준신호를 발생하고 이 제1 기준신호를 소정의 분주수에 의해 분주함으로써 제2 기준신호를 발생하기 위한 기준신호 분주수단과, 발진신호와 발진 주파수를 프랙셔널 분주수에 의해 분주함으로써 상기 제1 기준신호의 주파수와 거의 동일한 주파수를 갖는 제1 분주신호를 발생하고 소정의 분주수에 의하여 이 제1 분주신호를 분주함으로써 제2 분주신호를 발생하기 위한 프랙셔널 분주수단과, 제1 기준신호를 제1 분주신호와 비교함으로써 제1 비교신호를 발생하기 위한 제1 비교수단과, 제2 기준신호를 제2 분주신호와 비교함으로써 제2 비교신호를 발생하기 위한 제2 비교수단과, 제1 비교신호의 상태에 따라서 제1 및 제2 비교신호 중 어느 하나를 선택하기 위한 선택수단을 포함하고, 상기 선택수단으로부터 생성된 비교신호에 따라 발진신호의 위상을 제어하는 PLL 주파수 합성기.
  2. 제1항에 있어서, 위상 록 감지수단을 추가로 포함하고, 상기 위상 록 감지수단은 제1 비교신호의 실제적인 존부를 감지하고 그 감지신호를 선택수단으로 출력시키며, 상기 선택수단은 제1 또는 제2 비교신호가 존재할 때, 제1 또는 제2 신호를 각각 선택하여 선택신호를 출력시키는 PLL 주파수 합성기.
  3. 제1항에 있어서, 필터수단을 추가로 포함하고, 상기 필터수단은 선택수단으로부터 발생된 비교신호를 평활시키는 것인 PLL 주파수 합성기.
  4. 제1항에 있어서, 비교 및 (프랙셔널) 분주 수단은 발진신호를 A로 분주하기 위한 A카운트 수단과, 발진신호(A+1)로 분주하기 위한 (A+1) 카운트 수단과, M 사이클내의 반복되는 카운트 동작의 사이클을 카운트하기 위한 F 카운트 수단 및 반복을 카운트하는 M 카운트 수단을 포함하고 (A, F, 및 M은 정수), 프랙셔널 분주수 N은 관계식 N=A·(M-A)+(A+1)·F (여기서 A와 F는 각각 N을 M으로 나눔으로써 얻어지는 몫과 나머지이다)에 따른 각각의 카운트 수단의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성기.
  5. 제4항에 있어서, A카운트수단은 K 분주와 K+1 분주 사이의 변환을 달성하기 위한 듀얼 모듈러스 카운트 수단과, S카운트 동작을 수행하기 위한 S 카운트 수단 및 제2의 M카운트 수단을 포함하고(K, S, 및 M은 정수), A 분주는 관계식 A=K·(M-S)+(K+1)·S에 따라 각각의 카운트 수단의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성기.
  6. 기준신호와 관계되는 발진신호를 발생하기 위하여 기준신호와 발진신호 사이에서 위상비교가 행하여져 발진신호의 위상을 제어하는 PLL 주파수 합성 방법에 있어서, 기준신호를 분주함으로써 제1 기준신호를 발생하고 이 제1 기준신호를 소정의 분주수에 의해 분주함으로써 제2 기준신호를 발생하기 위한 기준신호 분주단계와, 발진신호의 발진 주파수를 프랙셔널 분주수에 의해 분주함으로써 상기 제1 기준신호의 주파수와 거의 동일한 주파수를 갖는 제1 분주신호를 발생하고 소정의 분주수에 의하여 상기 제1 분주신호를 분주함으로써 제2 분주신호를 발생하기 위한 프랙셔널 분주단계와, 제1 기준신호를 제1 분주신호와 비교함으로써 제1 비교신호를 발생하기 위한 제1 비교단계와, 제2 기준신호를 제2 분주신호와 비교함으로써 제2 비교신호를 발생하기 위한 제2 비교단계 및, 제 1비교신호의 상태에 따라서 제1 및 제2 비교신호 중 어느 하나를 선택하는 선택단계를 포함하고, 상기 선택수단으로부터 생성된 비교신호에 따라 발진신호의 위상을 제어하는 PLL 주파수 합성방법.
  7. 제6항에 있어서, 위상 록 감지단계를 추가로 포함하고, 상기 위상 록 감지단계는 제1 비교신호의 실제적인 존부를 감지하고 그 감지신호를 선택수단으로 출력시키며, 선택단계에서는 제1 또는 제2 비교신호가 존재할 때, 제1 또는 제2 신호를 각각 선택하여 선택신호를 출력시키는 PLL 주파수 합성방법.
  8. 제6항에 있어서, 프랙셔널 분주단계는 발진신호를 A로 분주하기 위한 A 카운트 단계와, 발진신호를 (A+1)로 분주하기 위한 (A+1) 카운트 단계와, M 사이클내의 반복되는 카운트 동작의 사이클을 카운트하기 위한 F 카운트 단계 및, 반복을 카운트하기 위한 M 카운트 단계를 포함하고(A, F, 및 M은 정수), 프랙셔널 분주수 N은 관계식 N=A·(M-F)+(A+1)·F (여기서, A와 F는 각각 N을 M으로 나눔으로써 얻어지는 몫과 나머지이다)에 따른 각각의 카운트 단계의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성방법.
  9. 제8항에 있어서, A 카운트 단계가 K 분주와 K+1 분주 사이의 변환을 달성하기 위한 듀얼 모듈러스 카운트 단계와, S 카운트 동작을 수행하기 위한 S 카운트 단계 및 제2의 M 카운트 단계를 포함하고(K, S, 및 M은 정수), A 분주가 관계식 A=K·(M-S)+(K+1)·S에 따라 각각의 카운트 단계의 카운트 동작을 통하여 얻어지는 PLL 주파수 합성방법.
KR1019940020830A 1993-08-23 1994-08-23 고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법 KR0138484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5229450A JP3033654B2 (ja) 1993-08-23 1993-08-23 Ｐｌｌ周波数シンセサイザ
JP93-229450 1993-08-23

Publications (2)

Publication Number Publication Date
KR950007299A KR950007299A (ko) 1995-03-21
KR0138484B1 true KR0138484B1 (ko) 1998-06-15

Family

ID=16892400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020830A KR0138484B1 (ko) 1993-08-23 1994-08-23 고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법

Country Status (5)

Country Link
US (1) US5424687A (ko)
EP (1) EP0641082B1 (ko)
JP (1) JP3033654B2 (ko)
KR (1) KR0138484B1 (ko)
DE (1) DE69403869T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7424083B2 (en) 1999-07-29 2008-09-09 Matsushita Electric Industrial Co., Ltd. PLL noise smoothing using dual-modulus interleaving

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766723B2 (ja) * 1989-12-26 1995-07-19 三菱電機株式会社 遮断器
JP2880376B2 (ja) * 1993-06-10 1999-04-05 三菱電機株式会社 周波数安定化装置
JP3327028B2 (ja) * 1995-02-14 2002-09-24 松下電器産業株式会社 周波数シンセサイザ
US5486792A (en) * 1995-03-06 1996-01-23 Motorola, Inc. Method and apparatus for calculating a divider in a digital phase lock loop
JPH0993090A (ja) * 1995-09-21 1997-04-04 Pioneer Electron Corp 受信機
SE505090C2 (sv) * 1995-10-05 1997-06-23 Ericsson Telefon Ab L M Förfarande och anordning vid generering av en signal
US5889436A (en) * 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6345079B1 (en) * 1997-10-29 2002-02-05 Victor Company Of Japan, Ltd. Clock signal generation apparatus
US5907253A (en) * 1997-11-24 1999-05-25 National Semiconductor Corporation Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
US6028493A (en) * 1998-04-21 2000-02-22 National Semiconductor Corporation Elimination of bandpass filter after quadrature modulator in modulation synthesizer circuit
EP0986178A3 (en) * 1998-07-17 2000-05-03 Nortel Networks Corporation Frequency synthesizer
US6329872B1 (en) 1998-08-14 2001-12-11 Nortel Networks Limited Charge pump circuit for a phase locked loop
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6140882A (en) * 1998-11-23 2000-10-31 Tropian, Inc. Phase lock loop enabling smooth loop bandwidth switching
US6483886B1 (en) * 1999-01-08 2002-11-19 Altera Corporation Phase-locked loop circuitry for programmable logic devices
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
DE19946200A1 (de) * 1999-09-27 2001-05-03 Infineon Technologies Ag Phasenregelkreis
KR100424465B1 (ko) * 1999-11-30 2004-03-26 삼성전자주식회사 차세대 이동통신단말기에 적용되는 위상동기루프의 주파수락업 시간 단축 및 위상잡음 최소화 루프 필터 장치
US6236278B1 (en) 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
FR2811166B1 (fr) 2000-06-30 2005-01-28 Cit Alcatel Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
KR100468734B1 (ko) * 2002-06-11 2005-01-29 삼성전자주식회사 노이즈를 감소시키기 위한 주파수 합성 회로
CA2446633C (en) * 2002-10-25 2008-01-29 Pulp And Paper Research Institute Of Canada Diagnostic for poorly tuned control loops
US6867616B1 (en) 2003-06-04 2005-03-15 Altera Corporation Programmable logic device serial interface having dual-use phase-locked loop circuitry
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7019570B2 (en) * 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
US6924678B2 (en) * 2003-10-21 2005-08-02 Altera Corporation Programmable phase-locked loop circuitry for programmable logic device
KR100551513B1 (ko) * 2004-03-04 2006-02-13 주식회사 휴맥스 라벨 기록층이 형성된 광디스크와 그에 따른 광디스크장치에서의 라벨 기록방법
US7075365B1 (en) 2004-04-22 2006-07-11 Altera Corporation Configurable clock network for programmable logic device
US7230495B2 (en) 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
US7042258B2 (en) * 2004-04-29 2006-05-09 Agere Systems Inc. Signal generator with selectable mode control
US7436228B1 (en) 2005-12-22 2008-10-14 Altera Corporation Variable-bandwidth loop filter methods and apparatus
US7728674B1 (en) 2006-05-19 2010-06-01 Altera Corporation Voltage-controlled oscillator methods and apparatus
CN101414820B (zh) * 2007-10-17 2011-04-06 中兴通讯股份有限公司 一种数字频率合成及同步电路
US9594100B2 (en) * 2013-09-06 2017-03-14 Analog Devices Global Apparatus and method for evaluating the performance of a system in a control loop
KR101759601B1 (ko) 2015-12-28 2017-07-31 엘에스산전 주식회사 기중 차단기용 지연시간 발생장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2128056B1 (ko) * 1971-03-02 1974-04-26 Thomson Csf
US4069462A (en) * 1976-12-13 1978-01-17 Data General Corporation Phase-locked loops
US4365211A (en) * 1980-10-31 1982-12-21 Westinghouse Electric Corp. Phase-locked loop with initialization loop
JPS57125528A (en) * 1981-01-28 1982-08-04 Advantest Corp Frequency synthesizer
JPS5850827A (ja) * 1981-09-08 1983-03-25 Fujitsu Ltd フェーズ・ロック・ループ回路
US4511859A (en) * 1982-08-30 1985-04-16 At&T Bell Laboratories Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals
US4598257A (en) * 1983-05-31 1986-07-01 Siemens Corporate Research & Support, Inc. Clock pulse signal generator system
JPH01125024A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 位相比較器
GB2223136B (en) * 1988-03-28 1992-10-14 Plessey Co Plc Broad band vco control system for clock recovery
JPH0294710A (ja) * 1988-09-29 1990-04-05 Nec Corp 周波数シンセサイザー発振器
JP2758443B2 (ja) * 1989-07-05 1998-05-28 アイコム株式会社 Ｐｌｌ周波数シンセサイザー
JPH0440117A (ja) * 1990-06-06 1992-02-10 Fujitsu Ltd Ｐｌｌ回路
JPH04101515A (ja) * 1990-08-21 1992-04-03 Fujitsu Ltd 電圧制御発振器の制御回路
JP2993200B2 (ja) * 1991-07-31 1999-12-20 日本電気株式会社 位相同期ループ
US5160900A (en) * 1992-01-21 1992-11-03 Nokia Mobile Phones Ltd. Method to speed up the training of a shift oscillator in a frequency synthesizer
JPH05206848A (ja) * 1992-01-27 1993-08-13 Fujitsu Ltd Ｐｌｌシンセサイザ回路
US5371480A (en) * 1992-12-04 1994-12-06 Telefonaktiebolaget L M Ericsson Step controlled signal generator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7424083B2 (en) 1999-07-29 2008-09-09 Matsushita Electric Industrial Co., Ltd. PLL noise smoothing using dual-modulus interleaving

Also Published As

Publication number Publication date
US5424687A (en) 1995-06-13
EP0641082B1 (en) 1997-06-18
EP0641082A2 (en) 1995-03-01
EP0641082A3 (en) 1995-11-02
KR950007299A (ko) 1995-03-21
JPH0766723A (ja) 1995-03-10
DE69403869T2 (de) 1998-01-08
JP3033654B2 (ja) 2000-04-17
DE69403869D1 (de) 1997-07-24

Similar Documents

Publication Publication Date Title
KR0138484B1 (ko) 고속 록업과 고안정 발진을 얻을 수 있는 pll 주파수 합성기 및 pll 주파수 합성방법
US5818303A (en) Fractional N-frequency synthesizer and spurious signal cancel circuit
US6456164B1 (en) Sigma delta fractional-N frequency divider with improved noise and spur performance
EP0907252B1 (en) Phase-locked loop with improved trade-off between lock-up time and power dissipation
US5521948A (en) Frequency synthesizer
US4437072A (en) Lock detecting circuit for phase-locked loop frequency synthesizer
EP0727877B1 (en) Fast frequency switching synthesizer
EP1018219B1 (en) Digital frequency synthesis by sequential fraction approximations
JP3388527B2 (ja) 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ
US7394299B2 (en) Digital clock frequency multiplier
JP2002314409A (ja) ロック検出回路
JPH11163720A (ja) Ｐｌｌ回路
RU98108892A (ru) Синтезатор дробных когерентных частот с фазовой синхронизацией
KR100939289B1 (ko) 분수-ｎ 합성기를 위한 프리스케일러
US6642754B1 (en) Clock signal generator employing a DDS circuit
US5896428A (en) Digital counter and digital phase locked loop circuit using same
US7180339B2 (en) Synthesizer and method for generating an output signal that has a desired period
US5731743A (en) Frequency synthesizer having phase error feedback for waveform selection
US4145667A (en) Phase locked loop frequency synthesizer using digital modulo arithmetic
JPH066212A (ja) 位相比較回路およびこれを用いた位相同期発振回路
JP3344790B2 (ja) 周波数シンセサイザ
JP2001127598A (ja) 周波数逓倍回路
US20090160501A1 (en) Control signal generating circuit enabling value of period of a generated clock signal to be set as the period of a reference signal multiplied or divided by an arbitrary real number
US6298106B1 (en) Frequency synthesiser
GB2288931A (en) Frequency synthesizer employing frequency-dividing ratios of 1/N and 1/(N+1)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020214

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee