KR950007006A - 반도체 소자의 웰 크린닝 공정방법 - Google Patents
반도체 소자의 웰 크린닝 공정방법 Download PDFInfo
- Publication number
- KR950007006A KR950007006A KR1019930015114A KR930015114A KR950007006A KR 950007006 A KR950007006 A KR 950007006A KR 1019930015114 A KR1019930015114 A KR 1019930015114A KR 930015114 A KR930015114 A KR 930015114A KR 950007006 A KR950007006 A KR 950007006A
- Authority
- KR
- South Korea
- Prior art keywords
- dip
- water
- cleaning process
- semiconductor device
- process method
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004140 cleaning Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 2
- 229920005591 polysilicon Polymers 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 7
- 238000005530 etching Methods 0.000 claims 3
- 239000011368 organic material Substances 0.000 claims 2
- 238000001035 drying Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000002245 particle Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
본 발명은 고집적 반도체 소자의 웸 크린닝(Wet Cleaning) 공정방법에 관한 것으로, 특히 실리콘 기판 또는 폴리실리콘층 상부에 형성된 산화막(Oxide)을 식각하기 위해 웸 크린닝 공정을 실시하는데 웸 크린닝 공정에서 발생되는 파티클(Particle)을 제거하기 위해 HF딥(Dip)gndp H2O2딥을 실시하는 웸 크린닝 공정방법에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 웸 크린닝 공정단계를 도시한 블록도.
Claims (3)
- 반도체 소자의 제조공정의 웸 크린닝 공정방법에 있어서, 1단계로 유기물을 식각하는 제1단계로 유기물을 식각하는 H2SO4+H2O2딥 공정, 2단계로 D.I.수 린스공정, 3단계로 실리콘층에 형성된 산화막을 식각하는 HF+D.I.수 딥공정, 4단계로 H2O2딥공정, 5단계로 D.I.수 린스공정, 제6단계로 무기물을 식각하는 HCI+H2O2+D.I.수 딥공정, 제7단계로 제1 D.I.수 린스 공정, 제8단계로 제2 D.I. 수 린스공정,제9단계로 웨이퍼를 건조시키는 스핀드라이어 공정을 포함하는 것을 특징으로 하는 반도체 소자의 웸 크린닝 공정방법.
- 제1항에 있어서, 상기 제3단계의 산화막을 식각하는 HF+D.I.수 딥공정에서 노출되는 실리콘층 표면에 자연산화막이 10Å정도 자라도록 하는 것을 특징으로 하는 반도체 소자의 웸 크린닝 공정방법.
- 제2항에 있어서, 상기 실리콘층은 실리콘 기판 또는 폴리실리콘층인 것을 특징으로 하는 반도체 소자의 웸 크린닝 공정방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930015114A KR960012625B1 (ko) | 1993-08-04 | 1993-08-04 | 반도체 소자의 웰 크린닝 공정방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930015114A KR960012625B1 (ko) | 1993-08-04 | 1993-08-04 | 반도체 소자의 웰 크린닝 공정방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950007006A true KR950007006A (ko) | 1995-03-21 |
KR960012625B1 KR960012625B1 (ko) | 1996-09-23 |
Family
ID=19360760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930015114A KR960012625B1 (ko) | 1993-08-04 | 1993-08-04 | 반도체 소자의 웰 크린닝 공정방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960012625B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020095930A (ko) * | 2001-06-18 | 2002-12-28 | 엘지이노텍 주식회사 | 최대값과 최소값 및 마지막값 검출 장치 |
KR100889536B1 (ko) * | 2002-11-14 | 2009-03-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 이를 이용한 액정표시소자의 제조방법 |
KR102175738B1 (ko) * | 2019-07-15 | 2020-11-06 | (주)에이텍티앤 | 동전 입금모듈의 이물질 처리장치 |
-
1993
- 1993-08-04 KR KR1019930015114A patent/KR960012625B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020095930A (ko) * | 2001-06-18 | 2002-12-28 | 엘지이노텍 주식회사 | 최대값과 최소값 및 마지막값 검출 장치 |
KR100889536B1 (ko) * | 2002-11-14 | 2009-03-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 이를 이용한 액정표시소자의 제조방법 |
KR102175738B1 (ko) * | 2019-07-15 | 2020-11-06 | (주)에이텍티앤 | 동전 입금모듈의 이물질 처리장치 |
Also Published As
Publication number | Publication date |
---|---|
KR960012625B1 (ko) | 1996-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0902460A3 (en) | Minimising watermarks on silicon substrates | |
KR930020582A (ko) | 반도체소자 제조공정의 비아 콘택형성방법 | |
KR970013087A (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
KR950007006A (ko) | 반도체 소자의 웰 크린닝 공정방법 | |
JP3151864B2 (ja) | 半導体装置の製造方法 | |
KR920010774A (ko) | 반도체장치의 제조방법 | |
KR0127690B1 (ko) | 반도체 소자의 트렌치 세정 방법 | |
KR970018235A (ko) | 반도체소자의 금속배선 형성방법 | |
KR960039212A (ko) | 반도체 소자의 게이트산화막 형성방법 | |
KR970049084A (ko) | 물반점(water mark) 불량을 방지할 수 있는 습식 식각방법 | |
KR940027087A (ko) | 반도체 소자의 크린닝 공정방법 | |
KR970003586A (ko) | 반도체 웨이퍼 클리닝 방법 | |
JPH0474421A (ja) | 半導体装置の製造方法 | |
KR950019933A (ko) | 반도체 소자의 제조방법 | |
KR970023813A (ko) | 반도체 소자 제조 방법 | |
KR960015767A (ko) | 실리사이드 박막 증착전 디글래이즈 방법 | |
KR940008005A (ko) | 반도체 웨이퍼 크리닝 방법 | |
KR960019501A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
KR970003668A (ko) | 반도체 소자의 도전층 형성방법 | |
KR960019551A (ko) | 웨이퍼 세정방법 | |
KR970016835A (ko) | 반도체 장치의 습식 에칭 공정에서 발생하는 미립자의 제거방법 | |
KR960002669A (ko) | 반도체 소자의 도전층 형성방법 | |
Rotstein et al. | Yield enhancement by modification of wet oxide strip processes | |
KR20010057677A (ko) | 웨이퍼 세정 방법 | |
KR970023796A (ko) | 건식 식각세정에 의한 화학 기계적 연마(cmp)의 오염 제거방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |