KR950005508Y1 - 티에스디(tsd) 회로 - Google Patents

티에스디(tsd) 회로 Download PDF

Info

Publication number
KR950005508Y1
KR950005508Y1 KR2019890005424U KR890005424U KR950005508Y1 KR 950005508 Y1 KR950005508 Y1 KR 950005508Y1 KR 2019890005424 U KR2019890005424 U KR 2019890005424U KR 890005424 U KR890005424 U KR 890005424U KR 950005508 Y1 KR950005508 Y1 KR 950005508Y1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
collector
base
tsd
Prior art date
Application number
KR2019890005424U
Other languages
English (en)
Other versions
KR900019370U (ko
Inventor
송영원
Original Assignee
주식회사 엘지전자
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지전자, 이헌조 filed Critical 주식회사 엘지전자
Priority to KR2019890005424U priority Critical patent/KR950005508Y1/ko
Publication of KR900019370U publication Critical patent/KR900019370U/ko
Application granted granted Critical
Publication of KR950005508Y1 publication Critical patent/KR950005508Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

티에스디(TSD) 회로
제 1 도는 종래의 TSD 회로도.
제 2 도는 본 고안에 따른 TSD 회로도.
제 3 도는 본 고안에 따른 써멀 히스테리시스 특성도.
* 도면의 주요부분에 대한 부호의 설명
Q1∼Q6: 트랜지스터 R1∼R7: 저항
A : 밴드-갭 레퍼런스회로 B : 슈미트 트리거 회로
본 고안은 TSD(Thermal Shut Down) 회로에 관한 것으로, 특히 파워용 집적회로(IC) 설계에 적당하도록 한 티에스디(TSD) 회로에 관한 것이다.
종래 TSD 회로는 제 1 도에서 보는바와 같이 입력전압(Vin)은 전류(IB)와 커런트 소오스(IZ)와 트랜지스터(Q10, Q11)의 각 콜렉터와 연결되고, 트랜지스터(Q10)의 베이스에는 전류(IB)가 인가되며, 그 에미터는 전류(IL)가 흐르며 출력(V0)과 연결되고, 커런트 소오스(IZ)는 트랜지스터(Q11)의 베이스와 제너다이오드(ZD11)의 캐소우드로 동시 연결되고, 다이오드(ZD11)의 애노우드는 접지되며, 트랜지스터(Q11)의 에미터는 저항(R11)을 거쳐 트랜지스터(Q12)의 베이스로 연결됨과 동시에 저항(R12)를 거쳐 접지되며 트랜지스터(Q12)의 콜렉터는 트랜지스터(Q10)의 베이스와 연결되고 그 에미터는 접지되는 구성이다.
여기서 제너 다이오드(ZD11)는 네가티브(Negative) 온도 계수를 갖고 있고 트랜지스터(Q11,Q12)의 베이스 에미터간 전압 VBE도 네가티브 온도 계수를 갖는다.
상기 구성회로의 동작상태를 설명하면 다음과 같다.
온도가 상승하면 제너 다이오드(ZD11)의 제너전압(Vz)은 감소하지만 제너 다이오드와 트랜지스터의 온도계수를 같도록 제너 다이오드를 만들 경우 트랜지스터(Q12)의 베이스 전압 VTS(Thermal Stable Voltage)는 일정하게 된다.
상온(25℃)에서 VZ와 저항(R11, R12)의 소자 정수값이 VTS=400mv정도로 설계되어 트랜지스터(Q12)가 "오프"상태에 있다.
따라서 바이어스 전류(IB)는 출력 로드 전류(IL)로 되어, 트랜지스터(Q10)에 연결될 로드를 구동할 수 있게 된다.
그러나 온도가 상승하면 트랜지스터(Q2)의 온도 계수가 네가티브로서 약 -2mv/℃인 경우 온도가 약 120∼150℃정도가 되었을 때 트랜지스터(Q12)는 "온"이 되어 바이어스 전류(IB)를 트랜지스터(Q12)가 흡입함으로써 로드 전류(IL)가 흐르지 않게 되어 트랜지스터(Q10)에 연결될 로드를 구동할 수 없게 하여 로드의 전기적 동작 상태를 "오프"시켜 TSD 동작이 된다.
그런데 종래의 TSD 회로는 TSD 온도 근처에서 써멀(thermal) 오실레이션(oscillation : 진동)이 발생되어 회로의 오동작 및 집적회로 패키지(package)에 기계적 스트레스를 가할 수 있는 단점이 있다.
본 고안은 이러한 단점을 해결하기 위해, 히스테리시스 특성을 갖도록 하여 써멀 오실레이션 현상을 방지하게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 고안에 따른 TSD 회로도로서, 이에 도시한 바와같이 저항(R1∼R3) 및 트랜지스터(Q1∼Q3)로 구성되어 정전압을 발생시키는 밴드-갭 레퍼런스(Band-Gap Reference)회로(A)와, 저항(R4∼R7) 및 트랜지스터(Q4, Q5)로 구성되며 상기 밴드-갭 레퍼런스회로(A)의 출력이 입력으로 연결되어 히스테리시스 특성을 갖는 슈미트 트리거 회로(B)와, 트랜지스터(Q6)로 구성된다.
이를 좀 더 상세히 설명하면, 밴드-갭 레퍼런스 회로(A)의 트랜지스터(Q1)의 에미터는 접지되고, 그 콜렉터는 자신의 베이스로 연결되는 동시에 트랜지스터(Q2)의 베이스와 저항(R1)의 한측단에 동시 연결되고, 트랜지스터(Q2)의 에미터는 저항(R3)을 거쳐 접지되며, 트랜지스터(Q2)의 콜렉터는 트랜지스터(Q3)의 베이스와 연결되는 동시에 저항(R2)의 한측단과 연결되고, 트랜지스터(Q3)의 에미터는 접지되고, 저항(R1,R2)의 한측단은 전류원(I1)에 연결되며, 저항(R1, R2)의 접속점은 트랜지스터(Q3)의 콜렉터에 연결됨과 아울러 슈미트 트리거 회로(B)의 트랜지스터(Q4)의 베이스로 연결되며, 트랜지스터(Q4)의 에미터는 트랜지스터(Q5)의 에미터와 접속되어 저항(R7)을 거쳐 접지되고, 트랜지스터(Q4)의 콜렉터는 저항(R6)을 거쳐 트랜지스터(Q5)의 베이스로 연결되는 동시에 저항(R4)를 거쳐 전원(Vcc)에 연결되며, 트랜지스터(Q5)의 콜렉터는 트랜지스터(Q6)의 베이스와 연결되는 동시에 저항(R5)을 거쳐 전원(Vcc)과 연결되고, 트랜지스터(Q6)의 에미터는 접지되며, 그 콜렉터는 출력(out)단이다.
여기서, 밴드-갭 래퍼런스회로(A)의 트랜지스터(Q1, Q2)의 에미터 면적비는 1 : n으로서 n〉1 (통상의 경우 보통 n=4로 사용)이 되어야 하고, 슈미트 트리거 회로(B)의 출력은 스위칭 트랜지스터(Q6)의 베이스에 연결되며, 트랜지스터(Q6)의 콜렉터는 온도 상승시 써멀 샷 다운(thermal shut down : TSD)을 시키고자 하는 블럭이 연결된다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
밴드-갭 레퍼런스회로(A)에서 트랜지스터(Q1,Q2)의 크기 및 저항(R1∼R3)의 소자 정수치를 출력 레퍼런스 전압(Vr)의 온도 계수가 영(제로)이 되도록 설계했을 경우 aVr/aT=0가 된다.
또한 상온에서 전압 Vr이 트랜지스터(Q4)가 "오프"상태에 있도록 밴드-갭 레퍼런스회로(A)를 설계한다(예를 들어 VBEQ4 0.4V).
그러면 트랜지스터(Q5)가 "온"(혹은 포화상태)이 되는데, 슈미트 트리거 회로(B)의 출력전압(V0)이 "로우"가 되어 V0≪Vr이 되게 되면, 상온에서 트랜지스터(Q4)가 "오프"되듯이 스위칭 트랜지스터(Q6)가 "오프"됨으로써 트랜지스터(Q6)의 콜렉터에 연결되는 다른 회로 블럭은 정상동작을 한다.
그런데 온도가 상승하면 트랜지스터(Q4)의 VBE가 음의 온도 계수를 가지므로 고온에서 "온"이 되고, 트랜지스터(Q5)가 "오프"됨으로서 슈미트 트리거회로(B)의 출력전압(V0)이 "하이"가 되어 스위칭 트랜지스터(Q6)가 "온"(혹은 포화상태)되고 따라서 트랜지스터(Q6)의 콜렉터 전위가 VCEsat 1OV가 된다.
이때 트랜지스터(Q6)의 콜렉터에 연결된 다른 블럭이 바이어스 회로라면 그 회로 블럭은 "오프"가 되어 TSD 동작이 이루어진다.
슈미트 트리거 회로(B)에서 히스테리시스 특성은 제 2 도에서 Vr전압이 트랜지스터(Q4)가 "오프", 트랜지스터(Q5)가 "온"(송온의 경우) 및 트랜지스터(Q4)가 "온", 트랜지스터(Q5)가 "오프"(TSD 온도 이상인 경우의 온도)상태에 따라 다르게 생기고, 온도가 상승한 후 TSD가 생길때와 온도가 TSD이상의 값에서 상온에서 하강할 때 TSD가 발생되는 스레쉬 홀더 온도가 다르기 때문에 제 3 도와 같은 히스테리시스 특성을 나타낸다.
따라서 본 고안은 TSD 회로를 히스테리시스 특성을 갖도록 설계하여 써멀 오실레이션 현상을 막을 수 있고, 또한 TSD 회로에 밴드-갭 레퍼런스회로를 사용함으로써 소자 프로세서의 세심한 콘트롤이 필요없는 효과가 있게된다.

Claims (1)

  1. 전류원(I1)을 트랜지스터(Q3)의 콜렉터에 접속함과 아울러 저항(R1)을 통해서는 트랜지스터(Q1)의 콜렉터, 베이스 및 트랜지스터(Q2)의 베이스에 접속하고, 저항(R2)을 통해서는 상기 트랜지스터(Q2)의 콜렉터 및 트랜지스터(Q3)의 베이스에 접속하여 정전압을 발생하게한 밴드-갭 레퍼런스 회로(A)와, 상기 밴드-갭 레퍼런스 회로(A)의 출력전압이 트랜지스터(Q4)의 베이스에 인가되게 접속하여, 그의 콜렉터를 전원을 인가받는 저항(R4)에 접속함과 아울러 저항(R6)을 통해 트랜지스터(Q5)의 베이스에 접속하고, 상기 트랜지스터(Q4),(Q5)의 에미터를 접지의 저항(R7)에 접속함과 아울러 그 트랜지스터(Q5)의 콜렉터를 전원을 인가받는 저항(R5)에 접속하여 히스테리시스 특성을 갖게 한 슈미트 트리거 회로(B)와, 상기 슈미트 트리거 회로(B)의 출력 전압에 따라 스위칭 작용을 하는 트랜지스터(Q6)로 구성하여 된 것을 특징으로 하는 티에스디(TSD)회로.
KR2019890005424U 1989-04-28 1989-04-28 티에스디(tsd) 회로 KR950005508Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890005424U KR950005508Y1 (ko) 1989-04-28 1989-04-28 티에스디(tsd) 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890005424U KR950005508Y1 (ko) 1989-04-28 1989-04-28 티에스디(tsd) 회로

Publications (2)

Publication Number Publication Date
KR900019370U KR900019370U (ko) 1990-11-09
KR950005508Y1 true KR950005508Y1 (ko) 1995-07-12

Family

ID=19285600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890005424U KR950005508Y1 (ko) 1989-04-28 1989-04-28 티에스디(tsd) 회로

Country Status (1)

Country Link
KR (1) KR950005508Y1 (ko)

Also Published As

Publication number Publication date
KR900019370U (ko) 1990-11-09

Similar Documents

Publication Publication Date Title
KR840004280A (ko) 표시 구동장치
US2913599A (en) Bi-stable flip-flops
JPH0614303B2 (ja) 電源オンオフ制御回路
EP0142177A1 (en) Transistor protection circuit
KR880011920A (ko) 입력보호 회로를 갖춘 반도체집적회로
US4321524A (en) Transistorized voltage limiter
KR100240686B1 (ko) 정전압회로
US5262713A (en) Current mirror for sensing current
KR950005508Y1 (ko) 티에스디(tsd) 회로
KR930003927B1 (ko) 정 전압회로
US3109981A (en) Over-voltage protective circuit
KR890016813A (ko) 과도상태 보호기
KR870008240A (ko) 기준 전압 회로
KR870004555A (ko) 전압 조절기 회로
KR890016571A (ko) 차아지업 및 디스차아지업 회로를 이용한 기준전압 발생회로
JPH0622325B2 (ja) レベル変換回路
US4451747A (en) High speed clamp circuit
KR910000689Y1 (ko) 앰프의 온도 보상 바이어스 회로
JPS5827696B2 (ja) デンシスイツチカイロ
KR910003031Y1 (ko) 리세트회로
KR930004584Y1 (ko) 슈미트 트리거회로
KR900017185A (ko) 반도체 집적회로
KR890005519Y1 (ko) 히스테리시스를 갖는 논리회로
SU1174911A1 (ru) Стабилизатор посто нного напр жени с самозащитой от перегрузки
KR920005089Y1 (ko) 밴드 갭 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040618

Year of fee payment: 10

EXPY Expiration of term