KR950004740A - 데이타 출력 장치 - Google Patents

데이타 출력 장치 Download PDF

Info

Publication number
KR950004740A
KR950004740A KR1019930014017A KR930014017A KR950004740A KR 950004740 A KR950004740 A KR 950004740A KR 1019930014017 A KR1019930014017 A KR 1019930014017A KR 930014017 A KR930014017 A KR 930014017A KR 950004740 A KR950004740 A KR 950004740A
Authority
KR
South Korea
Prior art keywords
data
output
pull
circuit
read
Prior art date
Application number
KR1019930014017A
Other languages
English (en)
Other versions
KR960001791B1 (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930014017A priority Critical patent/KR960001791B1/ko
Publication of KR950004740A publication Critical patent/KR950004740A/ko
Application granted granted Critical
Publication of KR960001791B1 publication Critical patent/KR960001791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 기억소자의 다비트 데이타 출력 장치에서, 동시에 두개 이상의 데이타 출력 버퍼로 동일한 리드 데이타를 출력하는 경우에 발생하는 전원선의 노이즈를 감소시키기 위하여, 출력되는 리드 데이타를 검색하여 리드 데이타가 동일한 경우에는 두개 이상의 데이타 출력 버퍼가 순차적으로 동작하여 데이타를 출력하고, 리드 데이타가 다른 경우에는 두개 이상의 테이타 출력 버퍼가 동시에 동작하여 데이타를 출력하도록 데이타 출력 버퍼를 구현한 데이타 출력 장치에 관한 기술이다.

Description

데이타 출력 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 데이타 검색회로와 데이타 출력 버퍼의 실시예를 도시한 회로도. 제4A도 내지 제4B도는 본 발명의 데이타 출력 버퍼가 동작할 때에 발생하는 전원선의 노이즈 시뮬레이션도.

Claims (7)

  1. 반도체 기억소자의 다비트 데이타 출력 장치에 있어서, 출력하고자 하는 데이타를 검색하는 데이타 검색회로와, 두개 이상의 데이타 출력 버퍼를 통해 출력하고자 하는 데이타가 하이 데이타로 동일한 경우에 일정한 시간차를 두고 데이타 출력 버퍼가 순차적으로 데이타를 출력할 수 있도록 풀-업 드라이버단에 지연회로를 포함하는 두개 이상의 데이타 출력 버퍼로 구성되는 것을 특징으로 하는 데이타 출력 장치.
  2. 제1항에 있어서, 상기 데이타 검색회로는, 데이타 출력 버퍼로 출력하고자 하는 리드 데이타(DOa, DOb)를 입력으로 하여 제1출력(AA)을 출력하는 낸드 게이트(NAND Gate)와, 데이타 출력 버퍼로 출력하고자 하는 리드 데이타((DOa, DOb)를 입력으로 하여 제2출력(BB)을 출력하는 노아 게이트(NOR Gate)로 구성되는 것을 특징으로하는 데이타 출력 장치.
  3. 제1항에 있어서, 상기 일정한 지연시간을 갖도록 지연회로를 포함하는 데이타 출력 버퍼의 풀-업 드라이버단은, 리드 데이타(DOa)에 의해 출력된 풀-업 리드 데이타(PUa)를 일정시간 지연시키는 지연회로(34)와, 상기 데이타 검색회로의 출력(AA)을 반전시킨 신호와 상기 지연회로에 의해 지연된 풀-업 리드 데이타(PUa) 지연신호를 입력으로 하는 제1논리 게이트(G1)와, 상기 제1논리 게이트(G1)의 출력 신호와 풀-업 리드 데이타(PUa)가 반전된 신호를 입력으로 하는 제2논리 게이트(G2)와, 상기 제2논리 게이트(G2)의 출력에 의해 게이트가 제어되는 풀-업 트랜지스터(G3)로 구성되는 것을 특징으로 하는 데이타 출력 장치.
  4. 반도체 기억소자의 다비트 데이타 출력 장치에 있어서, 출력하고자 하는 데이타를 검색하는 데이타 검색회로와, 두개 이상의 데이타 출력 버퍼를 통해 출력하고자 하는 데이타가 로우 데이타로 동일한 경우에 일정한 시간차를 두고 데이타 출력 버퍼가 순차적으로 데이타를 출력할 수 있도록 풀-다운 드라이버단에 지연회로를 포함하는 두개 이상의 데이타 출력 버퍼로 구성되는 것을 특징으로 하는 데이타 출력 장치.
  5. 제4항에 있어서, 상기 데이타 검색회로는, 데이타 출력 버퍼로 출력하고자 하는 리드 데이타(DOa, DOb)를 입력으로 하여 제1출력(AA)을 출력하는 낸드 게이트(NAND Gate)와, 데이타 출력 버퍼로 출력하고자 하는 리드 데이타((DOa, DOb)를 입력으로 하여 제2출력(BB)을 출력하는 노아 게이트(NOR Gate)로 구성되는 것을 특징으로하는 데이타 출력 장치.
  6. 제4항에 있어서, 상기 일정한 지연시간을 갖도록 지연회로를 포함하는 데이타 출력 버퍼의 풀-다운 드라이버단은, 리드 데이타(DOa)에 의해 출력된 풀-다운 리드 데이타 (PDa)를 일정시간 지연시키는 지연회로(35)와, 상기 데이타 검색회로의 출력(BB)을 반전시킨 신호와 상기 지연회로에 의해 지연된 풀-다운 리드 데이타(PDa) 지연신호를 입력으로 하는 제3논리 게이트(G4)와, 상기 제3논리 게이트(G4)의 출력 신호와 풀-다운 리드 데이타(PDa)가 반전된 신호를 입력으로 하는 제4논리 게이트(G5)와, 상기 제4논리 게이트(G5)의 출력에 의해 게이트가 제어되는 풀-다운 트랜지스터(G6)로 구성되는 것을 특징으로 하는 데이타 출력 장치.
  7. 반도체 기억소자의 다비트 데이타 출력 장치에 있어서, 출력하고자 하는 데이타를 검색하는 데이타 검색회로와, 두개 이상의 데이타 출력 버퍼를 통해 출력하고자 하는 데이타 하이 데이타로 동일한 경우에 일정한 시간차를 두고 데이타 출력 버퍼가 순차적으로 데이타를 출력할 수 있도록 지연회로를 포함하는 풀-업 드라이버단과, 두개 이상의 데이타 출력 버퍼를 통해 출력하고자 하는 데이타가 로우 데이타로 동일한 경우에 일정한 시간차를 두고 데이타 출력 버퍼가 순차적으로 데이타를 출력할 수 있도록 지연회로를 포함하는 풀-다운 드라이버단으로 이루어진 두개 이상의 데이타 출력 버퍼로 구성되는 것을 특징으로 하는 데이타 출력 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930014017A 1993-07-23 1993-07-23 데이타 출력장치 KR960001791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930014017A KR960001791B1 (ko) 1993-07-23 1993-07-23 데이타 출력장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930014017A KR960001791B1 (ko) 1993-07-23 1993-07-23 데이타 출력장치

Publications (2)

Publication Number Publication Date
KR950004740A true KR950004740A (ko) 1995-02-18
KR960001791B1 KR960001791B1 (ko) 1996-02-05

Family

ID=19359894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014017A KR960001791B1 (ko) 1993-07-23 1993-07-23 데이타 출력장치

Country Status (1)

Country Link
KR (1) KR960001791B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361901B1 (ko) * 1997-09-30 2003-01-24 지멘스 악티엔게젤샤프트 출력드라이버의스위칭으로인한방해를감소시키는회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361901B1 (ko) * 1997-09-30 2003-01-24 지멘스 악티엔게젤샤프트 출력드라이버의스위칭으로인한방해를감소시키는회로

Also Published As

Publication number Publication date
KR960001791B1 (ko) 1996-02-05

Similar Documents

Publication Publication Date Title
US6392910B1 (en) Priority encoder with multiple match function for content addressable memories and methods for implementing the same
US6282133B1 (en) Semiconductor memory device having a delay circuit for generating a read timing
KR930017022A (ko) 전압, 온도 및 처리 변화에 대해 보상하는 메모리
KR100223675B1 (ko) 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
GB2235555A (en) Circuit for performing parallel multi-byte write test of a semiconductor memory device
KR100518604B1 (ko) 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법
US6741111B1 (en) Data register for buffering double-data-rate DRAMs with reduced data-input-path power consumption
KR970017641A (ko) 프리페치방식의 컬럼디코더 및 이를 구비한 반도체 메모리 장치
KR950013042A (ko) 역 턴-오프장치를 포함하는 점진적으로 온되어지는 출력버퍼회로
JPH0745075A (ja) 半導体集積回路
JPH03130992A (ja) ワードライン選択制御のための非対称ディレイ
KR0155986B1 (ko) 반도체 기억장치
JPH05101674A (ja) 半導体メモリ
KR970051207A (ko) 메모리의 워드라인 구동회로
KR950004740A (ko) 데이타 출력 장치
US5978310A (en) Input buffer for a semiconductor memory device
KR100422821B1 (ko) 출력 버퍼 장치
US6831587B1 (en) Priority encoding
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR970051151A (ko) 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치
KR950004277A (ko) 데이타 출력 장치
KR960039640A (ko) 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법
KR890011215A (ko) 일치판정회로
KR940002924A (ko) 반도체 기억장치
KR19980026493A (ko) 반도체장치의 신호라인 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040119

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee