JPH038352A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH038352A JPH038352A JP1143511A JP14351189A JPH038352A JP H038352 A JPH038352 A JP H038352A JP 1143511 A JP1143511 A JP 1143511A JP 14351189 A JP14351189 A JP 14351189A JP H038352 A JPH038352 A JP H038352A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- conductor circuit
- tab tape
- lead frame
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 7
- 229920005989 resin Polymers 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 27
- 239000012790 adhesive layer Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、TAB用テープキャリアを介して半導体チッ
プをリードフレームに接続した半導体装置に関する。
プをリードフレームに接続した半導体装置に関する。
(従来技術)
TAB用テープキャリアを用いた半導体装置においては
、半導体チップをワイヤボディングによってリードフレ
ームに接続するかわりに、TAB用テープキャリアを介
して半導体チップをリードフレームに接続して成るもの
がある。この半導体装置は、TAB用テープキャリアに
設けたインナーリードと半導体チップとを接続し、TA
B用テープキャリアのアウターリードをリードフレーム
に接続し、樹脂封止して成るものである。
、半導体チップをワイヤボディングによってリードフレ
ームに接続するかわりに、TAB用テープキャリアを介
して半導体チップをリードフレームに接続して成るもの
がある。この半導体装置は、TAB用テープキャリアに
設けたインナーリードと半導体チップとを接続し、TA
B用テープキャリアのアウターリードをリードフレーム
に接続し、樹脂封止して成るものである。
TAB用テープキャリアはベースフィルム上に導体回路
を形成し、インナーリードを半導体チップにじかに接続
する。ワイヤボンディングする場合とくらべてTAB用
テープキャリアを用いた接続方法によればはるかに高密
度に接続でき、高集積化の進んだ半導体チップの搭載に
適している。
を形成し、インナーリードを半導体チップにじかに接続
する。ワイヤボンディングする場合とくらべてTAB用
テープキャリアを用いた接続方法によればはるかに高密
度に接続でき、高集積化の進んだ半導体チップの搭載に
適している。
TAB用テープキャリアを用いる場合は、ベースフィル
ムが半導体チップの支持体としても作用するので、従来
のTAB用テープキャリア接続用のリードフレームでは
パッド部を設けず、TAB用テープキャリアで半導体チ
ップを支持するようにしている。
ムが半導体チップの支持体としても作用するので、従来
のTAB用テープキャリア接続用のリードフレームでは
パッド部を設けず、TAB用テープキャリアで半導体チ
ップを支持するようにしている。
(発明が解決しようとする課題)
TAB用テープキャリアはベースフィルム上にきわめて
高密度に導体回路を形成できるのであるが、高密度化に
伴って導体回路がたがいに非常に接近して配置されるよ
うになる結果、信号線路間でクロストークが生じたり、
電源線路の電位の変動が信号線路にノイズを生じさせる
といった電気回路上の問題点が発生するようになる。
高密度に導体回路を形成できるのであるが、高密度化に
伴って導体回路がたがいに非常に接近して配置されるよ
うになる結果、信号線路間でクロストークが生じたり、
電源線路の電位の変動が信号線路にノイズを生じさせる
といった電気回路上の問題点が発生するようになる。
信号線路間のクロストークといった回路上の問題点は、
導体回路の高密度化とともにより大きな問題となるから
、高集積化した半導体チップを搭載するためにはこれを
解消する必要がある。
導体回路の高密度化とともにより大きな問題となるから
、高集積化した半導体チップを搭載するためにはこれを
解消する必要がある。
そこで1本発明は上記問題点を解消すべくなされたもの
であり、その1]的とするところは、半導体チップをT
AB用テープキャリアを介してリードフレームに接続し
て成る半導体装置であって、より高密度に導体回路を形
成した場合でも、信号線路間のクロストークあるいは電
源線路によるノイズの発生を容易に防止できる半導体装
置を提供しようとするものである。
であり、その1]的とするところは、半導体チップをT
AB用テープキャリアを介してリードフレームに接続し
て成る半導体装置であって、より高密度に導体回路を形
成した場合でも、信号線路間のクロストークあるいは電
源線路によるノイズの発生を容易に防止できる半導体装
置を提供しようとするものである。
(課題を解決するための手段)
本発明は上記目的を達成するため次の構成をそなえる。
すなわち、半導体チップをTAB用テープキャリアを介
してリードフレームに接続し、樹脂封止して成る半導体
装置において、前記リードフレームにパッド部を設け、
該パッド部に前記TAB用テープキャリアを接合すると
ともに、該T A B J(Jテープキャリアに設けた
グランド線路とパッド部とを電気的に導通させたことを
特徴とする。
してリードフレームに接続し、樹脂封止して成る半導体
装置において、前記リードフレームにパッド部を設け、
該パッド部に前記TAB用テープキャリアを接合すると
ともに、該T A B J(Jテープキャリアに設けた
グランド線路とパッド部とを電気的に導通させたことを
特徴とする。
(作用)
パッド部がグランド線路と接続されて接地電位となるこ
とにより、TAB用テープキャリアに設けられる信号線
路間のクロストーク、あるいは電源線路から信号線路に
はいり込む各種ノイズを低減させる。
とにより、TAB用テープキャリアに設けられる信号線
路間のクロストーク、あるいは電源線路から信号線路に
はいり込む各種ノイズを低減させる。
(実施例)
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第1図は本発明に係る半導体装置の一実施例を示す断面
図である1図で10は外部リードであり、12はパッド
部である。この外部リード10.およびパッド部12は
リードフレームとして一体に形成されている。
図である1図で10は外部リードであり、12はパッド
部である。この外部リード10.およびパッド部12は
リードフレームとして一体に形成されている。
14はTAB用テープキャリアに設ける導体回路で、1
6は導体回路14を支持するベースフィルムである。ベ
ースフィルム16はポリイミドフィルム等の電気的絶縁
性を有する素材によって形成される。
6は導体回路14を支持するベースフィルムである。ベ
ースフィルム16はポリイミドフィルム等の電気的絶縁
性を有する素材によって形成される。
18は半導体チップで、TAB用テープキャリアの導体
回路14との接続部にあらかじめバンプを設けておき、
バンブを介して導体回路14の各インナーリードにボン
ディングする。
回路14との接続部にあらかじめバンプを設けておき、
バンブを介して導体回路14の各インナーリードにボン
ディングする。
この実施例では、半導体チップ18はTAB用テープキ
ャリアのベースフィルム16とは反対側の導体回路側に
接続している。半導体チップ18をTAB用テープキャ
リアに接続した後、導体回路14のアウターリードを前
記外部リード10にボンディングする。このとき、ベー
スフィルム16下面に形成した接着剤層を用いてパッド
部12上面に同時に貼着する。すなわち、半導体チップ
18を接続したTAB用テープキャリアは導体回路14
部分とベースフィルム16部分でリードフレームに接続
する。
ャリアのベースフィルム16とは反対側の導体回路側に
接続している。半導体チップ18をTAB用テープキャ
リアに接続した後、導体回路14のアウターリードを前
記外部リード10にボンディングする。このとき、ベー
スフィルム16下面に形成した接着剤層を用いてパッド
部12上面に同時に貼着する。すなわち、半導体チップ
18を接続したTAB用テープキャリアは導体回路14
部分とベースフィルム16部分でリードフレームに接続
する。
次いで半導体チップ18、導体回路14.パッド部12
等の所要範囲を樹脂封止する。20は封止樹脂である。
等の所要範囲を樹脂封止する。20は封止樹脂である。
ここで、上記パッド部12は第3図および第4図に示す
ようにTAB用テープキャリアの導体回路のうちグラン
ド線路15と電気的な導通をとって、接地電位にする。
ようにTAB用テープキャリアの導体回路のうちグラン
ド線路15と電気的な導通をとって、接地電位にする。
第3図は、導体回路のうちのグランド線路15の下面の
ベースフィルム16に貫通穴を設け、貫通穴に導電性接
着剤22を埋めて電気的導通をとったもの、第4図はパ
ッド部12の側端面に突起24を設け、導体回路14を
外部リード10に接続する際に、同時にパッド部12の
突起24とグランド線路15とをスポット溶接などによ
り接合した例である。
ベースフィルム16に貫通穴を設け、貫通穴に導電性接
着剤22を埋めて電気的導通をとったもの、第4図はパ
ッド部12の側端面に突起24を設け、導体回路14を
外部リード10に接続する際に、同時にパッド部12の
突起24とグランド線路15とをスポット溶接などによ
り接合した例である。
第2図は、上記例とは異なり、TAB用テープキャリア
のベースフィルム16側に半導体チップ18を接続した
半導体装置の例である。この例では、ベースフィルム1
6側に半導体チップ18を接続するため、ペースフィル
1116の中央部は空間となっており、ベースフィルム
16は所定幅の矩形枠状に形成される。リードフレーム
のパッド部12も、ベースフィルム16にあわせて矩形
枠状に形成され、TAB用テープキャリアの導体回路1
4と半導体チップ18とをボンディングした後、導体回
路14を外部リード10に接合する際、ベースフィルム
16をパッド部12に貼着する。
のベースフィルム16側に半導体チップ18を接続した
半導体装置の例である。この例では、ベースフィルム1
6側に半導体チップ18を接続するため、ペースフィル
1116の中央部は空間となっており、ベースフィルム
16は所定幅の矩形枠状に形成される。リードフレーム
のパッド部12も、ベースフィルム16にあわせて矩形
枠状に形成され、TAB用テープキャリアの導体回路1
4と半導体チップ18とをボンディングした後、導体回
路14を外部リード10に接合する際、ベースフィルム
16をパッド部12に貼着する。
この例でもパッド部12と導体回路のうちのグランド線
路15とは電気的に導通し、パッド部12を接地電位に
する。
路15とは電気的に導通し、パッド部12を接地電位に
する。
上記のように、パッド部12をグランド線路15と接続
し接地電位にすると、パッド部12が導体回路14の信
号線路にたいしてマイクロストリップ線路として作用し
、電源線路によるノイズ成分が接地側に抜け、信号線路
にノイズを生じさせない、また、信号線路相互間に生じ
るクロストークも、効果的に防止することができる。こ
のように、導体回路に近接させて接地電位にするパッド
部を設ければ、さらに導体回路を高密度に形成しても、
信号線路にたいするクロストークやノイズを低減させる
ことができ、より高集積化した半導体チップを容易に搭
載することが可能となる。
し接地電位にすると、パッド部12が導体回路14の信
号線路にたいしてマイクロストリップ線路として作用し
、電源線路によるノイズ成分が接地側に抜け、信号線路
にノイズを生じさせない、また、信号線路相互間に生じ
るクロストークも、効果的に防止することができる。こ
のように、導体回路に近接させて接地電位にするパッド
部を設ければ、さらに導体回路を高密度に形成しても、
信号線路にたいするクロストークやノイズを低減させる
ことができ、より高集積化した半導体チップを容易に搭
載することが可能となる。
なお、上記例で用いるリードフレームでは、パッド部を
形成する必要があるが、パッド部の形成は従来のリード
フレームの製造工程で通常なされている方法をそのまま
適用すればよく、リードフレームの製造もきわめて容易
にできる。
形成する必要があるが、パッド部の形成は従来のリード
フレームの製造工程で通常なされている方法をそのまま
適用すればよく、リードフレームの製造もきわめて容易
にできる。
以上、本発明について好適な実施例を挙げて種々説明し
たが1本発明はこの実施例に限定されるものではなく、
種々のタイプの半導体装置に同様に適用できるものであ
って、発明の精神を逸脱しない範囲内で多くの改変を施
し得るのはもちろんのことである。
たが1本発明はこの実施例に限定されるものではなく、
種々のタイプの半導体装置に同様に適用できるものであ
って、発明の精神を逸脱しない範囲内で多くの改変を施
し得るのはもちろんのことである。
(発明の効果)
上述したように、本発明に係る半導体装置によれば、リ
ードフレームと一体にパッド部を設け。
ードフレームと一体にパッド部を設け。
パッド部をグランド線路と接続して接地電位にすること
によって、TAB用テープキャリアの信号線路間に生じ
るクロストーク、あるいは電源線路による信号線路への
ノイズの影響を効果的に防止することができる。また、
さらにTAB用テープキャリアの導体回路を高密度に形
成することができ、より高集積化した半導体チップを容
易に搭載することができる等の著効を奏する。
によって、TAB用テープキャリアの信号線路間に生じ
るクロストーク、あるいは電源線路による信号線路への
ノイズの影響を効果的に防止することができる。また、
さらにTAB用テープキャリアの導体回路を高密度に形
成することができ、より高集積化した半導体チップを容
易に搭載することができる等の著効を奏する。
第1図は本発明に係る半導体装置の一実施例を示す断面
図、第2図は他の実施例を示す断面図、第3図および第
4図はパッド部とグランド線路とを導通させる方法を示
す説明図である。 10・・・外部リード、 12・・・パッド部、14
・・・導体回路、 15・・・グランド線路、16・
・・ベースフィルム、 18・・・半導体チップ、 2
0・・・封止樹脂、 22・・・導電性接着剤、 24
・・・突起。
図、第2図は他の実施例を示す断面図、第3図および第
4図はパッド部とグランド線路とを導通させる方法を示
す説明図である。 10・・・外部リード、 12・・・パッド部、14
・・・導体回路、 15・・・グランド線路、16・
・・ベースフィルム、 18・・・半導体チップ、 2
0・・・封止樹脂、 22・・・導電性接着剤、 24
・・・突起。
Claims (1)
- 【特許請求の範囲】 1、半導体チップをTAB用テープキャリアを介してリ
ードフレームに接続し、樹脂封止して成る半導体装置に
おいて、 前記リードフレームにパッド部を設け、該 パッド部に前記TAB用テープキャリアを接合するとと
もに、該TAB用テープキャリアに設けたグランド線路
とパッド部とを電気的に導通させたことを特徴とする半
導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1143511A JPH038352A (ja) | 1989-06-06 | 1989-06-06 | 半導体装置 |
US07/531,092 US5070390A (en) | 1989-06-06 | 1990-05-31 | Semiconductor device using a tape carrier |
KR1019900008248A KR930002810B1 (ko) | 1989-06-06 | 1990-06-05 | 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1143511A JPH038352A (ja) | 1989-06-06 | 1989-06-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH038352A true JPH038352A (ja) | 1991-01-16 |
Family
ID=15340436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1143511A Pending JPH038352A (ja) | 1989-06-06 | 1989-06-06 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5070390A (ja) |
JP (1) | JPH038352A (ja) |
KR (1) | KR930002810B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606199A (en) * | 1994-10-06 | 1997-02-25 | Nec Corporation | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame |
JP2008134485A (ja) * | 2006-11-29 | 2008-06-12 | Konica Minolta Business Technologies Inc | イメージングユニットおよび画像形成装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5296737A (en) * | 1990-09-06 | 1994-03-22 | Hitachi, Ltd. | Semiconductor device with a plurality of face to face chips |
US5319242A (en) * | 1992-03-18 | 1994-06-07 | Motorola, Inc. | Semiconductor package having an exposed die surface |
US5406699A (en) * | 1992-09-18 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electronics package |
KR940008066A (ko) * | 1992-09-18 | 1994-04-28 | 윌리엄 이. 힐러 | 집적 회로용 다중층 리드 프레임 어셈블리 및 방법 |
US5598031A (en) * | 1993-06-23 | 1997-01-28 | Vlsi Technology, Inc. | Electrically and thermally enhanced package using a separate silicon substrate |
JP3238004B2 (ja) * | 1993-07-29 | 2001-12-10 | 株式会社東芝 | 半導体装置の製造方法 |
US5448020A (en) * | 1993-12-17 | 1995-09-05 | Pendse; Rajendra D. | System and method for forming a controlled impedance flex circuit |
US5661336A (en) * | 1994-05-03 | 1997-08-26 | Phelps, Jr.; Douglas Wallace | Tape application platform and processes therefor |
FR2738077B1 (fr) * | 1995-08-23 | 1997-09-19 | Schlumberger Ind Sa | Micro-boitier electronique pour carte a memoire electronique et procede de realisation |
JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
US6603072B1 (en) | 2001-04-06 | 2003-08-05 | Amkor Technology, Inc. | Making leadframe semiconductor packages with stacked dies and interconnecting interposer |
DE10223035A1 (de) * | 2002-05-22 | 2003-12-04 | Infineon Technologies Ag | Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul |
US7911053B2 (en) * | 2007-04-19 | 2011-03-22 | Marvell World Trade Ltd. | Semiconductor packaging with internal wiring bus |
US7847392B1 (en) * | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3364440A (en) * | 1965-03-31 | 1968-01-16 | Texas Instruments Inc | Inverter circuits |
US3784883A (en) * | 1971-07-19 | 1974-01-08 | Communications Transistor Corp | Transistor package |
US3777221A (en) * | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
US4812421A (en) * | 1987-10-26 | 1989-03-14 | Motorola, Inc. | Tab-type semiconductor process |
US4922324A (en) * | 1987-01-20 | 1990-05-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
US4916519A (en) * | 1989-05-30 | 1990-04-10 | International Business Machines Corporation | Semiconductor package |
-
1989
- 1989-06-06 JP JP1143511A patent/JPH038352A/ja active Pending
-
1990
- 1990-05-31 US US07/531,092 patent/US5070390A/en not_active Expired - Lifetime
- 1990-06-05 KR KR1019900008248A patent/KR930002810B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606199A (en) * | 1994-10-06 | 1997-02-25 | Nec Corporation | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame |
JP2008134485A (ja) * | 2006-11-29 | 2008-06-12 | Konica Minolta Business Technologies Inc | イメージングユニットおよび画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
US5070390A (en) | 1991-12-03 |
KR910001956A (ko) | 1991-01-31 |
KR930002810B1 (ko) | 1993-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6920688B2 (en) | Method for a semiconductor assembly having a semiconductor die with dual heat spreaders | |
KR940007649B1 (ko) | 반도체 패키지 | |
JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
JPH038352A (ja) | 半導体装置 | |
JPH09260552A (ja) | 半導体チップの実装構造 | |
JPH11251355A (ja) | 集積回路用のワイヤーボンドされたパッケージの方法と装置 | |
JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
KR920001690A (ko) | 수지봉지형 반도체장치 | |
JPH1092972A (ja) | 集積回路用パッケージ | |
US5994772A (en) | Semiconductor package | |
US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
JP2803656B2 (ja) | 半導体装置 | |
US5200642A (en) | Internal capacitor arrangement for semiconductor device assembly | |
JP2524482B2 (ja) | Qfp構造半導体装置 | |
JP2539763B2 (ja) | 半導体装置の実装方法 | |
JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP2000133745A (ja) | 半導体装置 | |
JP2765632B2 (ja) | 半導体装置用パッケージ | |
JPS6352460A (ja) | マルチチツプモジユ−ルの製造方法 | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 | |
JPH077037A (ja) | 半導体集積回路装置 | |
JPS59193054A (ja) | 半導体装置 | |
KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 |