JPH038352A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH038352A
JPH038352A JP1143511A JP14351189A JPH038352A JP H038352 A JPH038352 A JP H038352A JP 1143511 A JP1143511 A JP 1143511A JP 14351189 A JP14351189 A JP 14351189A JP H038352 A JPH038352 A JP H038352A
Authority
JP
Japan
Prior art keywords
tape carrier
conductor circuit
tab tape
lead frame
base film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1143511A
Other languages
English (en)
Inventor
Mitsuharu Shimizu
清水　満晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP1143511A priority Critical patent/JPH038352A/ja
Priority to US07/531,092 priority patent/US5070390A/en
Priority to KR1019900008248A priority patent/KR930002810B1/ko
Publication of JPH038352A publication Critical patent/JPH038352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＴＡＢ用テープキャリアを介して半導体チッ
プをリードフレームに接続した半導体装置に関する。
（従来技術） ＴＡＢ用テープキャリアを用いた半導体装置においては
、半導体チップをワイヤボディングによってリードフレ
ームに接続するかわりに、ＴＡＢ用テープキャリアを介
して半導体チップをリードフレームに接続して成るもの
がある。この半導体装置は、ＴＡＢ用テープキャリアに
設けたインナーリードと半導体チップとを接続し、ＴＡ
Ｂ用テープキャリアのアウターリードをリードフレーム
に接続し、樹脂封止して成るものである。
ＴＡＢ用テープキャリアはベースフィルム上に導体回路
を形成し、インナーリードを半導体チップにじかに接続
する。ワイヤボンディングする場合とくらべてＴＡＢ用
テープキャリアを用いた接続方法によればはるかに高密
度に接続でき、高集積化の進んだ半導体チップの搭載に
適している。
ＴＡＢ用テープキャリアを用いる場合は、ベースフィル
ムが半導体チップの支持体としても作用するので、従来
のＴＡＢ用テープキャリア接続用のリードフレームでは
パッド部を設けず、ＴＡＢ用テープキャリアで半導体チ
ップを支持するようにしている。
（発明が解決しようとする課題） ＴＡＢ用テープキャリアはベースフィルム上にきわめて
高密度に導体回路を形成できるのであるが、高密度化に
伴って導体回路がたがいに非常に接近して配置されるよ
うになる結果、信号線路間でクロストークが生じたり、
電源線路の電位の変動が信号線路にノイズを生じさせる
といった電気回路上の問題点が発生するようになる。
信号線路間のクロストークといった回路上の問題点は、
導体回路の高密度化とともにより大きな問題となるから
、高集積化した半導体チップを搭載するためにはこれを
解消する必要がある。
そこで１本発明は上記問題点を解消すべくなされたもの
であり、その１］的とするところは、半導体チップをＴ
ＡＢ用テープキャリアを介してリードフレームに接続し
て成る半導体装置であって、より高密度に導体回路を形
成した場合でも、信号線路間のクロストークあるいは電
源線路によるノイズの発生を容易に防止できる半導体装
置を提供しようとするものである。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえる。
すなわち、半導体チップをＴＡＢ用テープキャリアを介
してリードフレームに接続し、樹脂封止して成る半導体
装置において、前記リードフレームにパッド部を設け、
該パッド部に前記ＴＡＢ用テープキャリアを接合すると
ともに、該Ｔ　Ａ　Ｂ　Ｊ（Ｊテープキャリアに設けた
グランド線路とパッド部とを電気的に導通させたことを
特徴とする。
（作用） パッド部がグランド線路と接続されて接地電位となるこ
とにより、ＴＡＢ用テープキャリアに設けられる信号線
路間のクロストーク、あるいは電源線路から信号線路に
はいり込む各種ノイズを低減させる。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第１図は本発明に係る半導体装置の一実施例を示す断面
図である１図で１０は外部リードであり、１２はパッド
部である。この外部リード１０．およびパッド部１２は
リードフレームとして一体に形成されている。
１４はＴＡＢ用テープキャリアに設ける導体回路で、１
６は導体回路１４を支持するベースフィルムである。ベ
ースフィルム１６はポリイミドフィルム等の電気的絶縁
性を有する素材によって形成される。
１８は半導体チップで、ＴＡＢ用テープキャリアの導体
回路１４との接続部にあらかじめバンプを設けておき、
バンブを介して導体回路１４の各インナーリードにボン
ディングする。
この実施例では、半導体チップ１８はＴＡＢ用テープキ
ャリアのベースフィルム１６とは反対側の導体回路側に
接続している。半導体チップ１８をＴＡＢ用テープキャ
リアに接続した後、導体回路１４のアウターリードを前
記外部リード１０にボンディングする。このとき、ベー
スフィルム１６下面に形成した接着剤層を用いてパッド
部１２上面に同時に貼着する。すなわち、半導体チップ
１８を接続したＴＡＢ用テープキャリアは導体回路１４
部分とベースフィルム１６部分でリードフレームに接続
する。
次いで半導体チップ１８、導体回路１４．パッド部１２
等の所要範囲を樹脂封止する。２０は封止樹脂である。
ここで、上記パッド部１２は第３図および第４図に示す
ようにＴＡＢ用テープキャリアの導体回路のうちグラン
ド線路１５と電気的な導通をとって、接地電位にする。
第３図は、導体回路のうちのグランド線路１５の下面の
ベースフィルム１６に貫通穴を設け、貫通穴に導電性接
着剤２２を埋めて電気的導通をとったもの、第４図はパ
ッド部１２の側端面に突起２４を設け、導体回路１４を
外部リード１０に接続する際に、同時にパッド部１２の
突起２４とグランド線路１５とをスポット溶接などによ
り接合した例である。
第２図は、上記例とは異なり、ＴＡＢ用テープキャリア
のベースフィルム１６側に半導体チップ１８を接続した
半導体装置の例である。この例では、ベースフィルム１
６側に半導体チップ１８を接続するため、ペースフィル
１１１６の中央部は空間となっており、ベースフィルム
１６は所定幅の矩形枠状に形成される。リードフレーム
のパッド部１２も、ベースフィルム１６にあわせて矩形
枠状に形成され、ＴＡＢ用テープキャリアの導体回路１
４と半導体チップ１８とをボンディングした後、導体回
路１４を外部リード１０に接合する際、ベースフィルム
１６をパッド部１２に貼着する。
この例でもパッド部１２と導体回路のうちのグランド線
路１５とは電気的に導通し、パッド部１２を接地電位に
する。
上記のように、パッド部１２をグランド線路１５と接続
し接地電位にすると、パッド部１２が導体回路１４の信
号線路にたいしてマイクロストリップ線路として作用し
、電源線路によるノイズ成分が接地側に抜け、信号線路
にノイズを生じさせない、また、信号線路相互間に生じ
るクロストークも、効果的に防止することができる。こ
のように、導体回路に近接させて接地電位にするパッド
部を設ければ、さらに導体回路を高密度に形成しても、
信号線路にたいするクロストークやノイズを低減させる
ことができ、より高集積化した半導体チップを容易に搭
載することが可能となる。
なお、上記例で用いるリードフレームでは、パッド部を
形成する必要があるが、パッド部の形成は従来のリード
フレームの製造工程で通常なされている方法をそのまま
適用すればよく、リードフレームの製造もきわめて容易
にできる。
以上、本発明について好適な実施例を挙げて種々説明し
たが１本発明はこの実施例に限定されるものではなく、
種々のタイプの半導体装置に同様に適用できるものであ
って、発明の精神を逸脱しない範囲内で多くの改変を施
し得るのはもちろんのことである。
（発明の効果） 上述したように、本発明に係る半導体装置によれば、リ
ードフレームと一体にパッド部を設け。
パッド部をグランド線路と接続して接地電位にすること
によって、ＴＡＢ用テープキャリアの信号線路間に生じ
るクロストーク、あるいは電源線路による信号線路への
ノイズの影響を効果的に防止することができる。また、
さらにＴＡＢ用テープキャリアの導体回路を高密度に形
成することができ、より高集積化した半導体チップを容
易に搭載することができる等の著効を奏する。
【図面の簡単な説明】
第１図は本発明に係る半導体装置の一実施例を示す断面
図、第２図は他の実施例を示す断面図、第３図および第
４図はパッド部とグランド線路とを導通させる方法を示
す説明図である。 １０・・・外部リード、　　１２・・・パッド部、１４
・・・導体回路、　　１５・・・グランド線路、１６・
・・ベースフィルム、　１８・・・半導体チップ、　２
０・・・封止樹脂、　２２・・・導電性接着剤、　２４
・・・突起。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップをＴＡＢ用テープキャリアを介してリ
    ードフレームに接続し、樹脂封止して成る半導体装置に
    おいて、 前記リードフレームにパッド部を設け、該 パッド部に前記ＴＡＢ用テープキャリアを接合するとと
    もに、該ＴＡＢ用テープキャリアに設けたグランド線路
    とパッド部とを電気的に導通させたことを特徴とする半
    導体装置。
JP1143511A 1989-06-06 1989-06-06 半導体装置 Pending JPH038352A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1143511A JPH038352A (ja) 1989-06-06 1989-06-06 半導体装置
US07/531,092 US5070390A (en) 1989-06-06 1990-05-31 Semiconductor device using a tape carrier
KR1019900008248A KR930002810B1 (ko) 1989-06-06 1990-06-05 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1143511A JPH038352A (ja) 1989-06-06 1989-06-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH038352A true JPH038352A (ja) 1991-01-16

Family

ID=15340436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1143511A Pending JPH038352A (ja) 1989-06-06 1989-06-06 半導体装置

Country Status (3)

Country Link
US (1) US5070390A (ja)
JP (1) JPH038352A (ja)
KR (1) KR930002810B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606199A (en) * 1994-10-06 1997-02-25 Nec Corporation Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
JP2008134485A (ja) * 2006-11-29 2008-06-12 Konica Minolta Business Technologies Inc イメージングユニットおよび画像形成装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296737A (en) * 1990-09-06 1994-03-22 Hitachi, Ltd. Semiconductor device with a plurality of face to face chips
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package
KR940008066A (ko) * 1992-09-18 1994-04-28 윌리엄 이. 힐러 집적 회로용 다중층 리드 프레임 어셈블리 및 방법
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
FR2738077B1 (fr) * 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation
JPH09321175A (ja) * 1996-05-30 1997-12-12 Oki Electric Ind Co Ltd マイクロ波回路及びチップ
US6603072B1 (en) 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
DE10223035A1 (de) * 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
US7911053B2 (en) * 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
US7847392B1 (en) * 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364440A (en) * 1965-03-31 1968-01-16 Texas Instruments Inc Inverter circuits
US3784883A (en) * 1971-07-19 1974-01-08 Communications Transistor Corp Transistor package
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606199A (en) * 1994-10-06 1997-02-25 Nec Corporation Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
JP2008134485A (ja) * 2006-11-29 2008-06-12 Konica Minolta Business Technologies Inc イメージングユニットおよび画像形成装置

Also Published As

Publication number Publication date
US5070390A (en) 1991-12-03
KR910001956A (ko) 1991-01-31
KR930002810B1 (ko) 1993-04-10

Similar Documents

Publication Publication Date Title
US6920688B2 (en) Method for a semiconductor assembly having a semiconductor die with dual heat spreaders
KR940007649B1 (ko) 반도체 패키지
JP2546195B2 (ja) 樹脂封止型半導体装置
JPH038352A (ja) 半導体装置
JPH09260552A (ja) 半導体チップの実装構造
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
KR920001690A (ko) 수지봉지형 반도체장치
JPH1092972A (ja) 集積回路用パッケージ
US5994772A (en) Semiconductor package
US6046495A (en) Semiconductor device having a tab tape and a ground layer
JPH05152375A (ja) フイルムキヤリア半導体装置及びその製造方法
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JP2803656B2 (ja) 半導体装置
US5200642A (en) Internal capacitor arrangement for semiconductor device assembly
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2000133745A (ja) 半導体装置
JP2765632B2 (ja) 半導体装置用パッケージ
JPS6352460A (ja) マルチチツプモジユ−ルの製造方法
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH077037A (ja) 半導体集積回路装置
JPS59193054A (ja) 半導体装置
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법