KR950002185B1 - 얕은 접합 현상을 가진 반도체소자 및 그 제조방법 - Google Patents

얕은 접합 현상을 가진 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR950002185B1
KR950002185B1 KR1019910022950A KR910022950A KR950002185B1 KR 950002185 B1 KR950002185 B1 KR 950002185B1 KR 1019910022950 A KR1019910022950 A KR 1019910022950A KR 910022950 A KR910022950 A KR 910022950A KR 950002185 B1 KR950002185 B1 KR 950002185B1
Authority
KR
South Korea
Prior art keywords
region
semiconductor device
oxide film
shallow junction
forming
Prior art date
Application number
KR1019910022950A
Other languages
English (en)
Other versions
KR930014782A (ko
Inventor
김영균
Original Assignee
현대전자산업주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 정몽헌 filed Critical 현대전자산업주식회사
Priority to KR1019910022950A priority Critical patent/KR950002185B1/ko
Publication of KR930014782A publication Critical patent/KR930014782A/ko
Application granted granted Critical
Publication of KR950002185B1 publication Critical patent/KR950002185B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

얕은 접합 형상을 가진 반도체소자 및 그 제조방법
제 1 도는 본 발명에 따라 Si이 먼저 이온주입된 상태를 나타낸 반도체소자의 단면도.
제 2 도는 본 발명에 따라 제 1 도의 공정 다음에 BF2이 주입된 상태를 나타낸 반도체소자의 단면도.
제 3 도는 본 발명에 따라 P+얕은 접합이 형성된 상태를 나타내는 반도체소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : P-형 실리콘 기판 2 : n-영역
3 : 소자분리산화막 4 : 스크린 산화막
5 : P+영역 6 : 도전층
7 : 포토레지스트층
본 발명은 고집적 반도체 기억소자에 적용될 수 있는 얕은 접합 형상을 가진 반도체소자 및 그 제조방법에 관한 것으로, 특히, 실리콘기판이 선 비정질화되어 P+형의 얕은 접합형상을 가지게 되는 반도체소자 및 그 제조방법에 관한 것이다.
최근, 반도체소자가 고집적화가 됨에 따라, 트랜지스터가 미세화되므로, 채널길이가 짧게 되는 단채널효과를 가지게 되어, 펀치스쿠(punch through)현상이 발생하게 된다.
따라서, 상기 단채널효과를 경감시키기 위해, 종래의 기술에 있어서는, P+실리콘기판 상부에 소정의 n_액티브영역을 형성한 다음 리소그래피기술에 의해 선택적으로 불화붕소이온을 예를 들어, 3×1015/㎠정도 상기 n_액티브영역에 주입하고, 그 질소분위기에서 900℃ 30분간 열처리하여, 주입된 이온을 전기적으로 활성화시켜 P+영역을 형성하고 그 상부에 알루미늄패트와 같은 도전층을 증착시켜 얕은 접합을 가진 다이오드를 제조하였다.
그러나, 상술한 종래의 기술에 있어서는 리소그래피기술에 의해 선택적으로 단결정 실리콘기판상으로 주입되는 불화붕소이온이 실리콘 단결정에서의 열린 통로를 따라 깊숙이 들어가는 현상을 나타낸다.
따라서, 본 발명은, 면적이 예로서 200×400㎛2인 소정의 n_영역에 리소그래피기술에 의해 선택적으로 예로서, Si 이온을 40kev의 에너지와 1015/㎠의 양으로 먼저 주입시켜 실리콘 단결정의 규칙성을 파괴하여, 뒤따르는 공정인 불화붕소이온의 주입공정에 의해 발생되는 실리콘기판 단결정에서의 열린 통로를 따라 깊숙이 들어가는 현상을 방지하여, P+영역의 붕소농도와 n_영역의 인농도가 같아져서 접합깊이가 0.2㎛이하인 P+영역의 얕은 접합의 다이오드를 형성하여 접합깊이 및 누설전류를 작게 하여 단채널효과를 억제하는 것을 그 목적으로 한다.
따라서, 본 발명에 의한 얕은 접합형상을 가진 반도체소자 제조방법에 있어서, P_타입의 실리콘기판을 제공하는 단계와, 상기 기판 상부에 n_영역을 형성하는 단계와, 상기 n_영역 상부에 소자분리 산화막을 형성하는 단계와, 상기 소자분리 산화막 상부에 스크린 산화막을 형성하는 단계와, 상기 스크린 산화막 상부의 소정부분에 포토레지스트층을 형성하는 단계와, 노출된 상기 스크린 산화막 상부로부터 Si를 n_영역의 소정부분에 이온주입시키는 단계와, 상기 Si가 이온주입된 n_영역의 소정부분에 BF2를 이온주입시키는 단계와, 상기 스크린 산화막 상부에 형성된 포토레지스트층을 제거하는 단계와, 열처리를 거쳐서 상기 BF2가 이온주입된 영역에 P+영역을 형성하는 단계와, 상기 스크린 산화막의 소정부분을 리소그래피기술을 이용하여 콘택홀을 형성하고, 그 상부에 도전층을 증착하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 얕은 접합형상을 가진 반도체소자에 있어서, P_타입의 실리콘 기판과, 상기 기판에 형성된 n_영역과, 상기 n_영역 상부에 형성된 소자분리산화막과, 상기 소자분리 산화막 상부에 형성된 스크린 산화막과, 상기 n_영역의 소정 부분에 형성된 P+영역과, 상기 P+영역 상부의 콘택홀을 통하여 P+영역과 전기적으로 접속되는 모전층을 구비하는 것을 특징으로 한다.
또한, 본 발명에 의한 얇은 접합형상을 가진 반도체소자에 있어서, P+영역은, Si를 n_영역에 먼저 이온주입시켜 실리콘 기판을 선 비정질화 한 후 BF2를 이온주입시켜 형성되는 것을 특징으로 한다.
이하, 첨부된 도면으로 본 발명을 더욱 상세하게 설명하기로 한다.
제 1 도는, P_타입의 실리콘기판 상부에 예로서 인을 1013/㎠, 150kev의 조건으로 주입하여 열처리하여 n_영역을 소정부분 형성시킨후, 그 상부에 LOCOS 공정으로 소자분리 산화막(3)을 형성시키고, 상기 소자분리 산화막(3)상부에 스크린 산화막(4)을 형성시키고, 상기 스크린 산화막(4) 상부의 소정부분에 포토레지스트층(7)을 형성시켜, Si 이온을 40kev, 1015/㎠ 조건으로 n_영역의 소정부분에 이온주입시키는 상태를 도시한다.
이때, 상기 Si 이온주입에 의해 실리콘기판의 단결정의 규칙성은 파괴되어 실리콘기판은 비정질화된다.
제 2 도는 제 1 도에 도시된 공정 다음에, BF2이온을 3×1015㎠, 50kev의 조건으로 이온주입시키는 공정을 도시한 것이다.
제 3 도는, 상기 BF2이온을 이온주입시킨후 잔존하는 포토레지스트층(7)을 제거하여, 600℃, 60분 및 900℃, 30분동안 질소분위기에서 열처리를 거쳐 P+영역(5)을 형성시키고, 그 상부에 리소그래피기술에 의해 형성된 콘택홀을 통해 알루미늄패드인 도전층(6)을 형성한 상태를 도시한 것이다.
이하, 표 1에서는, Si 이온주입을 이용하지 않는 종래기술에 의해 형성된 다이오드와, 본 발명에 의한 Si 이온주입기술을 이용하여 형성된 다이오드의 접합깊이 및 -5V를 인가하였을 때의 누설전류를 측정한 값을 비교하여 도시한다.
[표 1]
여기서, 누설전류는 -5V를 도전층에 인가할때 다이오드면적 200×400㎛2를 통하여 흐르는 전류이다.
표 1에서 알 수 있는 바와같이, 본 발명의 Si 이온주입을 이용한 기술이 종래의 기술에 비해 접합깊이와 누설전류의 특성에 있어서 매우 양호함을 알 수 있다.
이상에 살펴본 바와같이, 본 발명에 따른 실리콘기판을 선비정절화하여 얕은 접합형상을 가진 반도체소자는, 접합깊이 및 누설전류를 작게함으로써 트랜지스터의 단채널효과를 경감시켜 소자의 고집적화에 크게 기여할 수 있는 효과를 가진다.

Claims (5)

  1. 얕은 접합형상을 가진 반도체소자를 제조하기 위한 방법에 있어서, P형 실리콘기판의 상부에 n_영역을 형성하는 단계와, 상기 n_영역 일정부분 상부에 소자분리 산화막을 형성하는 단계와, 상기 소자분리 산화막과 노출된 n_영역 상부에 스크린 산화막을 형성하는 단계와, 상기 스크린 산화막을 통해 Si를 n_영역의 일정깊이까지 이온주입시키는 단계와, 상기 Si가 이온주입된 n_영역의 소정부분에 BF2를 이온주입 시키는 단계와, 열처리를 거쳐서 상기 BF2가 이온주입된 영역에 P_영역을 형성하는 단계를 포함하는 얕은 접합형상을 가진 반도체소자 제조방법.
  2. 제 1 항에 있어서, 상기 n_영역은 P_형 실리콘 기판에 P(인)을 1013/㎠, 150kev의 조건으로 이온주입하고 열처리를 거쳐 형성되는 것을 특징으로 하는 얕은 접합형상으로 가진 반도체소자 제조방법.
  3. 제 1 항에 있어서, 상기 Si를 1015/㎠, 40kev의 조건으로 이온주입하는 것을 특징으로 하는 얕은 접합형상을 가진 반도체소자 제조방법.
  4. 제 1 항에 있어서, 상기 BF2를 3×1015/㎠, 50kev의 조건으로 이온주입하는 것을 특징으로 하는 얕은 접합형상을 가진 반도체소자 제조방법.
  5. 얕은 접합형상을 가진 반도체 소자에 있어서, 상기 기판(1)에 형성된 n_영역과, 상기 n_영역 일정 상부에 형성된 소자분리산화막과, 상기 소자분리 산화막 n_영역 상부에 형성된 스크린 산화막과, 상기 소자분산화막이 형성되지 않은 n_영역의 일정깊이까지 형성된 P+영역이 구비되는 것을 특징으로 하는 얕은 접합형상을 가진 반도체소자.
KR1019910022950A 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법 KR950002185B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022950A KR950002185B1 (ko) 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022950A KR950002185B1 (ko) 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930014782A KR930014782A (ko) 1993-07-23
KR950002185B1 true KR950002185B1 (ko) 1995-03-14

Family

ID=19324781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022950A KR950002185B1 (ko) 1991-12-13 1991-12-13 얕은 접합 현상을 가진 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR950002185B1 (ko)

Also Published As

Publication number Publication date
KR930014782A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
EP0208935B1 (en) Narrow channel width fet
US6768173B2 (en) High voltage MOS transistor with up-retro well
KR930009030B1 (ko) 단일집적회로의 칩내에 수직형 바이폴라 트랜지스터와 고압 cmos트랜지스터를 형성하는 공정
US4382827A (en) Silicon nitride S/D ion implant mask in CMOS device fabrication
US4717683A (en) CMOS process
US7696049B2 (en) Method to manufacture LDMOS transistors with improved threshold voltage control
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
JPH09121058A (ja) 絶縁基板半導体上に製造された半導体素子のスレシホールド電圧を調節する方法
JPH0231497B2 (ko)
US4252574A (en) Low leakage N-channel SOS transistors and method of making them
US4416050A (en) Method of fabrication of dielectrically isolated CMOS devices
JPH07201974A (ja) 半導体装置の製造方法
US3876472A (en) Method of achieving semiconductor substrates having similar surface resistivity
US4535529A (en) Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types
GB2037073A (en) Method of producing a metal-semiconductor fieldeffect transistor
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
JP3356629B2 (ja) 横型ｍｏｓトランジスタの製造方法
KR950002185B1 (ko) 얕은 접합 현상을 가진 반도체소자 및 그 제조방법
US6245649B1 (en) Method for forming a retrograde impurity profile
KR100281397B1 (ko) 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
JPH0434942A (ja) 半導体装置の製造方法
KR19990005828A (ko) Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee