KR940022571A - 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR940022571A
KR940022571A KR1019940006982A KR19940006982A KR940022571A KR 940022571 A KR940022571 A KR 940022571A KR 1019940006982 A KR1019940006982 A KR 1019940006982A KR 19940006982 A KR19940006982 A KR 19940006982A KR 940022571 A KR940022571 A KR 940022571A
Authority
KR
South Korea
Prior art keywords
flip
flop circuit
bit line
mos transistor
semiconductor memory
Prior art date
Application number
KR1019940006982A
Other languages
English (en)
Other versions
KR970002069B1 (ko
Inventor
준이치 미야모토
야스오 이토
요시히사 이와타
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26345439&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR940022571(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940022571A publication Critical patent/KR940022571A/ko
Application granted granted Critical
Publication of KR970002069B1 publication Critical patent/KR970002069B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은, 플립플롭회로에 강제반전수단을 이용하여 비트선간의 간섭에도 영향을 받지 않고 소비전력의 증대도 없이 비트선 검증을 실현한다.
이를 위해 본 발명은, 기록데이터를 제1/제2의 상태로 유지하는 플립플롭회로(1)와, 이것에 접속된 비트선(BL), 이것을 충전하는 트랜지스터(Q3) 및, 임계치가 제1/제2의 범위를 취해 정보기억하는 메모리셀(2)로 이루어지고, 더욱이 기록동작에 이어서 실행되는 검증동작시에 메모리셀(2)의 기억데이터에 따라 소정전위와 플립플롭회로의 일단을 접속하여 유지데이터를 강저젝으로 세트하는 강제반전수단(Q7,Q8)을 구비한 것을 특징으로 하는 불휘발성 반도체 기억장치를 제공한다.

Description

불휘발성 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 불휘발성 반도체 기억장치의 전체회로 구성을 나타낸 회로의 블록도,
제2도는 본 발명에 따른 불휘발성 반도체 기억장치의 주요부를 나타낸 회로도이다.

Claims (30)

  1. 기록데이터를 제1의 상태 및 제2의 상태로서 유지하는 플립플롭회로와, 이 플립플롭회로에 접속된 비트선, 이 비트선을 충전하는 충전수단, 상기 비트선에 접속되고, 임계치가 제1의 범위 및 제2의 범위를 취함으로써 정보를 기억하는 트랜지스터로 이루어지며, 기록동작시에 상기 플립플롭회로가 상기 제1의 상태를 유지하고 있을 때에는 상기 임계치는 상기 제1의 범위로부터 상기 제2의 범위의 방향으로 시프트되고, 상기 플립플롭회로가 상기 제2의 상태를 유지하고 있을 때에는 상기 임게치의 시프트가 억압되며, 기록동자에 이어서 실행되는 검증동작시에 상기 임계치가 제2의 범위에 있을 때는 상기 충전수단에 의한 충전후의 상기 비트선을 제1의 전위로 하는 불휘발성 메모리셀 및, 상기 검증동작시에 상기 비트선이 상기 제1의 전위에 있을 때는 상기 플립플롭회로의 일단과 소정전위를 접속함으로써 이 플립플롭회로가 검증시이전에 유지하고 있던 상태에 관계없이 이 플립플롭회로에 상기 제2의 상태를 유지시키는 강제반전수단을 구비한 것을 특징으로 하는 불휘발성 반도체 기억장치.
  2. 제1항에 있어서, 상기 비트선과 상기 플립플롭회로간에는 스위칭소자가 접속되어 있고, 이 스위칭소자는 검증동작시에 오프되어 상기 비트선과 상기 플립플롭회로를 전기적으로 분리하는 것을 특징으로 하는 불회발성 반도체 기억장치.
  3. 제2항에 있어서, 상기 플립플롭회로는 CMOS인버터를 역병렬접속하여 이루어지고, 상기 강제반전 수단을 상기 플립플롭회로와 상기 소정전위간에 소스 ·드레인이 접속되며 상기 비트선에 게이트가 접속된 MOS트랜지스터인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  4. 제3항에 있어서, 상기 MOS트랜지스터의 콘덕턴스(gmN)와 상기 플립플롭회로중의 상기 일단을 충전 또는 방전하기 위한 MOS트랜지스터의 콘덕턴스(gmP)와의 관계는, gmN/gmP＞1.8인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  5. 제2항에 있어서, 상기 플립플롭회로는 CMOS인버터를 역병렬접속하여 이루어지고, 상기 강제반전 수단을 상기 플립플롭회로와 상기 소정전위간에 직렬로 접속된 제1 및 제2의 MOS트랜지스터로 이루어지며, 상기 제1의 MOS트랜지스터의 게이트는 상기 비트선에 접속되고, 상기 제2의 MOS트랜지스터의 게이트에는 제어신호가 입력되며 상기 검증동작시에는 상기 제2의 MOS트랜지스터가 도통하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  6. 제5항에 있어서, 상기 제1 및 제2의 MOS트랜지스터의 등가콘덕턴스(gmN)와 상기 플립플롭회로중의 상기 일단을 충전 또는 방전하기 위한 MOS트랜지스터의 콘덕턴스(gmP)와의 관계는, AgmN/gmP＞1.8인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  7. 제5항에 있어서, 상기 제1의 MOS트랜지스터는 상기 플립플롭회로에 접속되어 있고, 상기 제2의 MOS트랜지스터는 상기 소정전위에 접속되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  8. 제5항에 있어서, 상기 제2의 MOS트랜지스터는 상기 플립플롭회로에 접속되어 있고, 상기 제1의 MOS트랜지스터는 상기 소정전위에 접속되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  9. 제1항에 있어서, 상기 불휘발성 메모리셀은 기록동작에 FN터널전류를 이용하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  10. 제9항에 있어서, 상기 불휘발성 메모리셀은 부유게이트를 갖는 복수의 MOS트랜지스터와, 이들 MOS트랜지스터와 상기 비트선간에 선택 트랜지스터를 구비한 것을 특징으로 하는 불휘발성 반도체 기억장치.
  11. 데이터를 제1의 상태 및 제2의 상태로 유지하는 플립플롭회로와, 리세트동작시에 이 플립플롭회로의 일단과 제1의 소정전위를 접속함으로써 이 플립플롭회로에 상기 제1의 상태를 유지시키는 리세트수단, 상기 플립플롭회로에 접속된 비트선, 이 비트선을 충전하는 충전수단, 상기 비트선에 접속되고, 임계치가 제1의 범위 및 제2의 범위를 취함으로써 정보를 기억하는 트랜지스터로 이루어지며, 상기 리세트동작에 이어서 실행되는 독출동작시에 상기 임계치가 제2의 범위에 있을 때는 상기 충전수단에 의한 충전후의 상기 비트선을 제1의 전위로 하는 불휘발성 메모리셀 및, 상기 독출동작시에 상기 비트선이 상기 제1의 전위에 있을 때는 상기 플립플롭회로의 일단과 제2의 소정전위를 접속함으로써 이 플립플롭회로에 상기 제2의 상태를 유지시키는 강제반전수단을 구비한 것을 특징으로 하는 불휘발성 반도체 기억장치.
  12. 제11항에 있어서, 상기 비트선과 상기 플립플롭회로간에는 스위칭소자가 접속되어 있고, 이 스위칭소자는 독출동작시에 오프되어 상기 비트선과 상기 플립플롭회로를 전기적으로 분리하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  13. 제12항에 있어서, 상기 플립플롭회론는 CMOS인버터를 역병렬접속하여 이루어지고, 상기 강제반전 수단은 상기 플립플롭회로와 상기 소정전위간에 소스·드레인이 접속되고 상기 비트선에 게이트가 접속된 CMOS트랜지스터인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  14. 제13항에 있어서, 상기 MOS트랜지스터의 콘덕턴스(gmN)와 상기 플립플롭회로중의 상기 일단을 충전 또는 방전하기 위한 MOS트랜지스터의 콘덕턴스(gmN)와의 관계는,gmN/gmP＞1.8인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  15. 제12항에 있어서, 상기 플립플롭회로는 CMOS인버터를 역병렬접속하여 이루어지고, 상기 강제반전 수단은 상기 플립플롭회로와 상기 소정전위간에 직렬로 접속된 제1 및 제2의 MOS트랜지스터로 이루어지며, 상기 제1의 MOS트랜지스터의 게이트는 상기 비트선에 접속되고, 상기 제2의 MOS트랜지스터의 게이트에는 제어신호가 입력되며, 상기 검증동작시에는 상기 제2의 MOS트랜지스터가 도통하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  16. 제15항에 있어서, 상기 제1 및 제2의 MOS트랜지스터의 등가콘덕턴스(gmN)와 상기 플립플롭회로중의 상기 일단을 충전 또는 방전하기 위한 MOS트랜지스터의 콘덕턴스(gmP)와는 관계는, gmN/gmP＞1.8인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  17. 제15항에 있어서, 상기 제1의 MOS트랜지스터는 상기 플립플롭회로에 접속되어 있고, 상기 제2의 MOS트랜지스터는 상기 소정전위에 접속되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  18. 제15항에 있어서, 상기 제2의 MOS트랜지스터는 상기 플립플롭회로에 접속되어 있고, 상기 제1의 MOS트랜지스터는 상기 소정전위에 접속되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  19. 제11항에 있어서, 상기 불휘발성 메모리셀은 기록동작에 FN터널전류를 이용하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  20. 제19항에 있어서, 상기 불휘발성 메모리셀은 부유게이트를 갖는 복수의 MOS트랜지스터와, 이들 MOS트랜지스터와 상기 비트선간에 선택 트랜지스터를 구비한 것을 특징으로 하는 불휘발성 반도체 기억장치.
  21. 데이터를 제1의 상태 및 제2의 상태로 유지하는 플립플롭회로와, 리세트동작시에 이 플립플롭회로의 일단과 제1의 소정전위를 접속함으로써 이 플립플롭회로에 상기 제1의 상태를 유지시키는 리세트수단. 상기 플립플롭회로에 접속된 비트선, 이 비트선을 충전하는 충전수단, 상기 비트선에 접속되고, 임계치가 제1의 범위 및 제2의 범위를 취함으로써 정보를 기억하는 트랜지스터로 이루어지며, 기록동작시에 상기 플립플롭회로가 상기 제1의 상태를 유지하고 때에는 상기 임계치는 상기 제1의 범위로부터 상기 제2의 범위의 방향으로 시프트되고, 상기 플립플롭회로가 상기 제2의 상태를 유지하고 있을 때에는 상기 임계치의 시프트가 억압되며, 기록동작에 이어서 실행되는 검증둥작시 및 상기 리세트동작에 이어서 실행되는 독출동작시에 상기 임계치가 제2의 범위에 있을 때는 상기 충전수단에 의한 충전후의 상기 비트선을 제1의 전위로 하는 불휘발성 메모리셀 및, 상기 검증동작시 및 상기 독출동작시에 상기 비트선이 상기 제1의 전위에 있을 때는 상기 플립플롭회로의 일단과 소정전위를 접속함으로써 이 플립플롭회로가 그 이전에 유지되어 있던 상태에 관계없이 이 플립플롭회로에 상기 제2의 상태를 유지시키는 강제반전수단을 구비산 것을 특징으로 하는 불휘발성 반도체 기억장치.
  22. 제21항에 있어서, 상기 비트선과 상기 플립플롭회로간에는 스위칭소자가 접속되어 있고, 이 스위칭소자는 독출동작시에 오프되어 상기 비트선과 상기 플립플롭회로를 전기적으로 분리하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  23. 제22항에 있어서, 상기 플립플롭회로는 CMOS인버터를 역병렬접속하여 이루어지고, 상기 강제반전수단을 상기 플립플롭회로와 상기 소정전위간에 소스·드레인이 접속되고 상기 비트선에 게이트가 접속된 MOS트랜지스터인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  24. 제23항에 있어서, 상기 MOS트랜지스터의 콘덕턴스(gmN)와 상기 플립플롭회로중의 상기 일단을 충전 또는 방전하기 위한 MOS트랜지스터의 콘덕턴스(gmP)와의 관계는, gmN/gmP＞1.8인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  25. 제22항에 있어서, 상기 플립플롭회로는 CMOS인버터를 역병렬접속하여 이루어지고, 상기 강제반전 수단은 상기 소정준위간에 직렬로 접속된 제1 및 제2의 MOS트랜지스터로 이루어지며, 상기 제1의 MOS트랜지스터 게이트는 상기 비트선에 접속되고, 상기 제2의 MOS트랜지스터의 게이트에는 제어신호가 입력되며, 상기 검증동작시에는 상기 제2의 MOS트랜지스터가 도통하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  26. 제25항에 있어서, 상기 제1 및 제2의 MOS트랜지스터의 등가콘덕턴스(gmN)와 상기 플립플롭회로중의 상기 일단을 충전 또는 방전하기 위한 MOS트랜지스터의 콘덕턴스(gmP)와의 관계는, gmN/gmP＞1.8인 것을 특징으로 하는 불휘발성 반도체 기억장치.
  27. 제25항에 있어서, 상기 제1의 MOS트랜지스터는 상기 플립플롭회로에 접속되어 있고, 상기 제2의 MOS트랜지스터는 상기 소정전위에 접속되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  28. 제25항에 있어서, 상기 제2의 MOS트랜지스터는 상기 플립플롭회로에 접속되어 있고, 상기 제1의 MOS트랜지스터는 상기 소정전위에 접속되어 있는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  29. 제21항에 있어서, 상기 불휘발성 메모리셀을 기록동작에 FN터널전류를 이용하는 것을 특징으로 하는 불휘발성 반도체 기억장치.
  30. 제29항에 있어서, 상기 불휘발성 메모리셀은 부유게이트를 갖는 복수의 MOS트랜지스터와, 이들 MOS트랜지스터와 상기 비트선간에 선택 트랜지스터를 구비한 것을 특징으로 하는 불휘발성 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940006982A 1993-03-31 1994-03-31 불휘발성 반도체 기억장치 KR970002069B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-074797 1993-03-31
JP7479793 1993-03-31
JP94-010209 1994-02-01
JP01020994A JP3373632B2 (ja) 1993-03-31 1994-02-01 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR940022571A true KR940022571A (ko) 1994-10-21
KR970002069B1 KR970002069B1 (ko) 1997-02-21

Family

ID=26345439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006982A KR970002069B1 (ko) 1993-03-31 1994-03-31 불휘발성 반도체 기억장치

Country Status (7)

Country Link
US (5) US5452249A (ko)
EP (1) EP0618590B1 (ko)
JP (1) JP3373632B2 (ko)
KR (1) KR970002069B1 (ko)
CN (1) CN1078960C (ko)
DE (1) DE69418522T2 (ko)
TW (1) TW360872B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373632B2 (ja) * 1993-03-31 2003-02-04 株式会社東芝 不揮発性半導体記憶装置
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
JP3739102B2 (ja) * 1994-07-07 2006-01-25 富士通株式会社 不揮発性半導体記憶装置
JPH0844626A (ja) * 1994-07-28 1996-02-16 Nec Niigata Ltd キャッシュシステムのフラッシュサイクル制御方法
JP2755197B2 (ja) * 1995-01-13 1998-05-20 日本電気株式会社 半導体不揮発性記憶装置
US5982738A (en) 1995-02-14 1999-11-09 Hitachi, Ltd. Optical recording medium having at least wobbled synchronous information shared between tracks
JP3739104B2 (ja) * 1995-02-27 2006-01-25 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US5724366A (en) * 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
DE19548053A1 (de) * 1995-12-21 1997-07-03 Siemens Ag Verfahren zum Betrieb einer SRAM MOS-Transistor Speicherzelle
KR0182866B1 (ko) * 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
JP3404712B2 (ja) * 1996-05-15 2003-05-12 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
KR100248868B1 (ko) * 1996-12-14 2000-03-15 윤종용 플래시 불휘발성 반도체 메모리 장치 및 그 장치의 동작 모드 제어 방법
JP3489958B2 (ja) * 1997-03-19 2004-01-26 富士通株式会社 不揮発性半導体記憶装置
US5898633A (en) * 1997-05-21 1999-04-27 Motorola, Inc. Circuit and method of limiting leakage current in a memory circuit
US5898617A (en) * 1997-05-21 1999-04-27 Motorola, Inc. Sensing circuit and method
US5828607A (en) * 1997-05-21 1998-10-27 Motorola, Inc. Memory programming circuit and method
US6041221A (en) * 1997-05-21 2000-03-21 Motorola, Inc. Circuit and method for verifying data of a wireless communications device
US5754010A (en) * 1997-05-21 1998-05-19 Motorola, Inc. Memory circuit and method for sensing data
US6146943A (en) * 1997-07-09 2000-11-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating nonvolatile memory device
EP1643507B1 (en) * 1997-08-19 2011-08-31 Altera Corporation Static random access memory circuits
JP3012589B2 (ja) * 1998-03-24 2000-02-21 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置
KR100373670B1 (ko) 1999-09-27 2003-02-26 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
JP4149637B2 (ja) * 2000-05-25 2008-09-10 株式会社東芝 半導体装置
WO2002019342A1 (fr) * 2000-08-30 2002-03-07 Hitachi, Ltd. Memoire permanente
JP4663094B2 (ja) * 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
JP3875570B2 (ja) 2001-02-20 2007-01-31 株式会社東芝 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
US6807073B1 (en) 2001-05-02 2004-10-19 Oltronics, Inc. Switching type power converter circuit and method for use therein
KR100423894B1 (ko) * 2002-05-09 2004-03-22 삼성전자주식회사 저전압 반도체 메모리 장치
KR100560801B1 (ko) * 2003-11-24 2006-03-13 삼성전자주식회사 플래시 메모리 장치
KR100631765B1 (ko) 2004-10-18 2006-10-09 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법
KR100643288B1 (ko) 2004-11-16 2006-11-10 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법
EP2316977A1 (en) * 2005-02-01 2011-05-04 AB Advanced Genetic Analysis Corporation Reagents, methods and libraries for bead-based amflication
US20060256623A1 (en) * 2005-05-12 2006-11-16 Micron Technology, Inc. Partial string erase scheme in a flash memory device
KR100694968B1 (ko) * 2005-06-30 2007-03-14 주식회사 하이닉스반도체 비휘발성 메모리 장치와 그것의 멀티-페이지 프로그램,독출 및 카피백 프로그램 방법
JP4846314B2 (ja) * 2005-09-22 2011-12-28 株式会社東芝 半導体記憶装置
EP2007907A2 (en) * 2006-04-19 2008-12-31 Applera Corporation Reagents, methods, and libraries for gel-free bead-based sequencing
US20090191553A1 (en) * 2007-10-01 2009-07-30 Applied Biosystems Inc. Chase Ligation Sequencing
JP2015142175A (ja) * 2014-01-27 2015-08-03 株式会社東芝 プログラマブル論理回路および不揮発性ｆｐｇａ
CN104979007A (zh) * 2014-04-03 2015-10-14 晶宏半导体股份有限公司 位线多工器及位线多工***
US10043578B2 (en) * 2015-11-12 2018-08-07 Mediatek Inc. Sense amplifier circuits
FR3122024B1 (fr) * 2021-04-20 2024-03-29 St Microelectronics Grenoble 2 Procédé de gestion de données pour mémoire non volatile programmable bit à bit, et dispositif correspondant

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693363A (en) * 1979-12-04 1981-07-28 Fujitsu Ltd Semiconductor memory
JPS63251999A (ja) * 1987-04-08 1988-10-19 Mitsubishi Electric Corp 半導体記憶装置
JPS6432494A (en) * 1987-07-27 1989-02-02 Mitsubishi Electric Corp Non-volatile semiconductor storage device
JPH0778997B2 (ja) * 1987-10-30 1995-08-23 株式会社東芝 不揮発性半導体メモリ
US5222040A (en) * 1990-12-11 1993-06-22 Nexcom Technology, Inc. Single transistor eeprom memory cell
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
KR950011965B1 (ko) * 1992-02-19 1995-10-12 삼성전자주식회사 불휘발성 반도체 메모리 장치
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
JP3373632B2 (ja) * 1993-03-31 2003-02-04 株式会社東芝 不揮発性半導体記憶装置
US5343445A (en) * 1993-07-06 1994-08-30 David Stern Athletic shoe with timing device
JP2922116B2 (ja) * 1993-09-02 1999-07-19 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
EP0618590A2 (en) 1994-10-05
US6023424A (en) 2000-02-08
JP3373632B2 (ja) 2003-02-04
TW360872B (en) 1999-06-11
DE69418522D1 (de) 1999-06-24
EP0618590A3 (en) 1995-11-29
US5726882A (en) 1998-03-10
CN1078960C (zh) 2002-02-06
EP0618590B1 (en) 1999-05-19
JPH07182886A (ja) 1995-07-21
US5557568A (en) 1996-09-17
CN1098220A (zh) 1995-02-01
DE69418522T2 (de) 1999-10-28
US5880994A (en) 1999-03-09
KR970002069B1 (ko) 1997-02-21
US5452249A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
KR940022571A (ko) 불휘발성 반도체 기억장치
KR940002859B1 (ko) 반도체 메모리장치에서의 워드라인 구동회로
US6201731B1 (en) Electronic memory with disturb prevention function
US7307872B2 (en) Nonvolatile semiconductor static random access memory device
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR950006850A (ko) 선택기 회로
US4387444A (en) Non-volatile semiconductor memory cells
KR950006874A (ko) 반도체 불휘발성 기억장치
KR950020749A (ko) 반도체 불휘발성 기억장치
KR930000963B1 (ko) 불휘발성 메모리 회로장치
US4635229A (en) Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit
US7317647B2 (en) Noise suppression in memory device sensing
KR900005460A (ko) 반도체 기억장치
US5265061A (en) Apparatus for preventing glitch for semiconductor non-volatile memory device
KR950020704A (ko) 반도체 메모리 장치
EP0317939A2 (en) Input circuit incorporated in a semiconductor device
JPS59124094A (ja) メモリ回路
EP0377841B1 (en) Semiconductor integrated circuit capable of preventing occurrence of erroneous operation due to noise
KR930006732A (ko) 불휘발성 반도체 기억장치
IE53368B1 (en) Mos dynamic memory device
JPS6052997A (ja) 半導体記憶装置
US5327392A (en) Semiconductor integrated circuit capable of preventing occurrence of erroneous operation due to noise
US6973003B1 (en) Memory device and method
KR900005467A (ko) 불휘발성 반도체기억장치
JP3530402B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 17

EXPY Expiration of term