KR940016553A - 에칭처리방법 및 에칭의 후처리방법 및 에칭설비 - Google Patents

에칭처리방법 및 에칭의 후처리방법 및 에칭설비 Download PDF

Info

Publication number
KR940016553A
KR940016553A KR1019930027725A KR930027725A KR940016553A KR 940016553 A KR940016553 A KR 940016553A KR 1019930027725 A KR1019930027725 A KR 1019930027725A KR 930027725 A KR930027725 A KR 930027725A KR 940016553 A KR940016553 A KR 940016553A
Authority
KR
South Korea
Prior art keywords
gas
etching
plasma
post
treatment
Prior art date
Application number
KR1019930027725A
Other languages
English (en)
Other versions
KR100267698B1 (ko
Inventor
아끼히도 도다
Original Assignee
이노우에 아끼라
도꾜일렉트론 가부시끼가이샤
이노우에 준이찌
도꾜일렉트론 야마나시 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 아끼라, 도꾜일렉트론 가부시끼가이샤, 이노우에 준이찌, 도꾜일렉트론 야마나시 가부시끼가이샤 filed Critical 이노우에 아끼라
Publication of KR940016553A publication Critical patent/KR940016553A/ko
Application granted granted Critical
Publication of KR100267698B1 publication Critical patent/KR100267698B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 에칭공정에 의해 피처리체의 표면에 부착된 중합체(34, 74) 및 손상층(75)을 그후의 다음 고정에 의해 단시간에 유효하게 제거할 수 있고, 양호한 에칭 재현성, 높은 스루풋 및 설비의 소형화를 꾀할 수 있는 에칭처리방법, 에칭의 후처리방법 및 에칭설비를 제공하기 위한 것으로, 에칭마스크로서의 레지스트막을 갖는 반도체 웨이퍼(W)를 에칭가스의 플라스마에 의해 주에칭하고, 주에칭후의 피처리체를 후처리하여 피처리체에 잔존하는 레지스트막, 피처리체 표면에 부착한 중합체(34, 74) 및 주에칭에 의해 생성딘 불순물층을 제거하는 방법이 개시된다. 후처리공정은 O2가스를 플라스마하고, 이 플라스마에 의해 상기 레지스트막 및 상기 피처리체 표면에 부착한 중합체(34, 74)를 제거하고, 실질적으로 이 공정이 종료후 CF4등의 할로겐 함유가스와 O2가스의 혼합가스를 플라즈마화하고, 이 플라스마에 의해 불순물층을 제거하는 것을 특징으로 하는 에칭처리방법 및 에칭의 후처리방법 및 에칭설비에 관한 것이다.

Description

에칭처리방법 및 에칭의 후처리방법 및 에칭설비
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 에칭처리방법을 실시하기 위한 에칭설비의 개략을 도시하는 평면도, 제 2 도는 주에칭처리를 실시하는 제 1 처리장치를 도시하는 단면도, 제 3 도는 에칭후처리로서의 에싱(ashing)처리 및 라이트에칭처리를 실시하는 제 2 처리장치를 도시하는 단면도, 제A4도~제4C도는 본 발명의 에칭처리방법의 개념을 설명하기 위한 도면.

Claims (27)

  1. 에칭마스크로서의 레지스트막을 갖는 피처리체를 에칭가스의 플라스마에 의해 주에칭하는 공정과, 주에칭 후의 피처리체를 후처리하여 피처리체에 잔존하는 레지스트막, 피처리체 표면에 부착한 중합체(34, 74) 및 주에칭에 의해 생성된 불순물층을 제거하는 공정과를 구비하고, 상기 후처리공정은 O2가스를 함유하는 가스를 플라스마하고, 이 플라스마에 의해 상기 레지스트막 및 상기 피처리체 표면에 부착한 중합체(34, 74)를 제거하는 제 1 공정과, 실질적으로 제 1 공정이 종료 후 할로겐 함유가스와 O2를 함유하는 가스를 플라스마화하고, 이 플라스마에 의해 상기 불순물층을 제거하는 제 2 공정을 갖는 것을 특징으로 하는 에칭처리방법.
  2. 제 1 항에 있어서, 상기 피처리체는 Si기판(70)과 그 위에 형성된 피에칭막을 갖고 있는 것을 특징으로 하는 에칭처리방법.
  3. 제 2 항에 있어서, 상기 피에칭층으로 산화막 또는 질화막인 것을 특징으로 하는 에칭처리방법.
  4. 제 2 항에 있어서, 상기 피에칭막은 SiO2인 것을 특징으로 하는 에칭처리방법.
  5. 제 2 항에 있어서, 상기 피에칭층은 1~2㎛의 두께를 갖는 것을 특징으로 하는 에칭처리방법.
  6. 제 1 항에 있어서, 상기 제 1 공정에서 사용되는 O2가스를 함유하는 가스는 O2만으로 구성되는 것을 특징으로 하는 에칭처리방법.
  7. 제 1 항에 있어서, 상기 제 1 공정에서 사용되는 O2가스를 함유하는 가스는 O2가스와 불활성가스로 구성되는 것을 특징으로 하는 에칭처리방법.
  8. 제 7 항에 있어서, 상기 제 1 공정에서 사용되는 O2가스를 함유하는 가스는 O2가스의 공급량이 전체의 50% 이상인 것을 특징으로 하는 에칭처리방법.
  9. 제 7 항에 있어서, 상기 불활성가스는 N2가스인 것을 특징으로 하는 에칭처리방법.
  10. 제 1 항에 있어서, 상기 제 2 공정에서 사용되는 할로겐 함유가스는 F함유가스인 것을 특징으로 하는 에칭처리방법.
  11. 제10항에 있어서, 상기 제 2 공정에서 사용되는 할로겐 함유가스는 CF4인 것을 특징으로 하는 에칭처리방법.
  12. 제 1 항에 있어서, 상기 제 2 공정에서 사용되는 할로겐 함유가스는 O2가스를 함유하는 가스는 그 위에 불활성가스를 함유하는 것을 특징으로 하는 에칭처리방법.
  13. 제12항에 있어서, 상기 불활성가스는 N2가스인 것을 특징으로 하는 에칭처리방법.
  14. 제 1 항에 있어서, 상기 후처리공정의 제 1 공정과 제 2 공정은 동일한 처리용기(21, 41, 42) 내에서 연속하여 실시되는 것을 특징으로 하는 에칭처리방법.
  15. 레지스트막을 에칭마스크로서 에칭처리된 피처리체에 대해서 후처리를 하는 에칭후처리방법에 있어서, O2가스를 함유하는 가스를 플라스마화하고, 이 플라스마에 의해 상기 레지스트막 및 상기 피처리체 표면에 부착한 중합체(34, 74)를 제거하는 제 1 공정과, 실질적으로 제 1 공정이 종료 후의 할로겐 함유가스와 O2가스를 함유하는 가스를 플라스마화하고, 이 플라스마에 의해 상기 불순물층을 제거하는 제 2 공정을 간는 것을 특징으로 하는 에칭후처리방법.
  16. 제15항에 있어서, 상기 제 1 공정에서 사용되는 O2가스를 함유하는 가스는 O2가스만으로 구성되는 것을 특징으로 하는 에칭후처리방법.
  17. 제15항에 있어서, 상기 제 1 공정에서 사용되는 O2가스를 함유하는 가스는 O2가스와 불활성가스로 구성되는 것을 특징으로 하는 에칭후처리방법.
  18. 제17항에 있어서, 상기 제 1 공정에서 사용되는 O2가스를 함유하는 가스는 O2의 공급량이 전체의 50% 이상인 것을 특징으로 하는 에칭후처리방법.
  19. 제17항에 있어서, 상기 불활성가스는 N2가스인 것을 특징으로 하는 에칭후처리방법.
  20. 제15항에 있어서, 상기 제 2 공정에서 사용되는 할로겐 함유가스는 F함유가스인 것을 특징으로 하는 에칭후처리방법.
  21. 제20항에 있어서, 상기 제 2 공정에서 사용되는 할로겐 함유가스는 CF4인 것을 특징으로 하는 에칭후처리방법.
  22. 제15항에 있어서, 상기 제 2 공정에서 사용되는 할로겐 함유가스와 O2가스를 함유하는 가스는 그 위에 불활성가스를 함유하는 것을 특징으로 하는 에칭후처리방법.
  23. 제22항에 있어서, 상기 불활성가스는 N2가스인 것을 특징으로 하는 에칭후처리방법.
  24. 제15항에 있어서, 상기 제 1 공정과 제 2 공정은 동일한 처리용기(21, 41, 42) 내에서 연속하여 실시되는 것을 특징으로 하는 에칭후처리방법.
  25. 제15항에 있어서, 상기 후처리공정에 있어서 피처리체가 가열되는 것을 특징으로 하는 에칭후처리방법.
  26. 에칭마스크로서의 레지스트막을 갖는 피처리체를 에칭가스의 플라스마에 의해 주에칭하는 에칭장치와, 주에칭 후의 피처리체에 대해서 O2가스를 함유하는 가스의 플라스마에 의한 플라스마 처리를 하여 피처리체에 잔존하는 레지스트막 및 피처리체 표면에 부착한 중합체(34, 74)를 제거하고, 또 할로겐 함유가스와 O2가스를 함유하는 가스의 플라스마에 의한 플라스마처리를 하여 주에칭에 의해 생성된 불순물층을 제거하는 후처리장치와, 상기 에칭장치에서 상기 후처리장치로 피처리체를 반송하는 반송수단과, 상기 후처리 장치에 있어서, O2가스를 함유하는 가스의 플라스마에 의한 플라스마처리가 실질적으로 종료후, 처리가스를 할로겐 함유가스와 O2가스를 함유하는 가스로 전환하는 전환수단을 갖는 것을 특징으로 하는 에칭설비.
  27. 제26항에 있어서, 상기 전환수단은 상기 후처리장치에 있어서의 O2가스를 함유하는 가스의 플라스마에 의한 플라스마처리가 실질적으로 종료한 것을 검출하는 종점검출장치(64)를 갖고, 이 종점검출장치(64)에서의 지령에 의거하여 가스의 전환을 실시하는 것을 특징으로 하는 에칭설비.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930027725A 1992-12-16 1993-12-15 에칭처리방법 및 에칭의 후처리방법 및 에칭설비 KR100267698B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-354410 1992-12-16
JP4354410A JPH06188229A (ja) 1992-12-16 1992-12-16 エッチングの後処理方法

Publications (2)

Publication Number Publication Date
KR940016553A true KR940016553A (ko) 1994-07-23
KR100267698B1 KR100267698B1 (ko) 2000-10-16

Family

ID=18437373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027725A KR100267698B1 (ko) 1992-12-16 1993-12-15 에칭처리방법 및 에칭의 후처리방법 및 에칭설비

Country Status (3)

Country Link
US (2) US6299722B1 (ko)
JP (1) JPH06188229A (ko)
KR (1) KR100267698B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
KR100265287B1 (ko) * 1998-04-21 2000-10-02 윤종용 반도체소자 제조용 식각설비의 멀티챔버 시스템
US6432830B1 (en) * 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US6232219B1 (en) 1998-05-20 2001-05-15 Micron Technology, Inc. Self-limiting method of reducing contamination in a contact opening, method of making contacts and semiconductor devices therewith, and resulting structures
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
US6162733A (en) * 1999-01-15 2000-12-19 Lucent Technologies Inc. Method for removing contaminants from integrated circuits
US6130167A (en) * 1999-03-18 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of preventing corrosion of a metal structure exposed in a non-fully landed via
JP2001085392A (ja) 1999-09-10 2001-03-30 Toshiba Corp 半導体装置の製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
US6440864B1 (en) 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6847531B2 (en) * 2001-01-02 2005-01-25 General Electric Company System and method for regenerative PWM AC power conversion
WO2002061179A1 (en) * 2001-01-19 2002-08-08 Tokyo Electron Limited Method and apparatus for gas injection system with minimum particulate contamination
US6479396B1 (en) * 2001-02-28 2002-11-12 Infineon Technologies Richmond, Lp Dry polymer and oxide veil removal for post etch cleaning
JP3987312B2 (ja) * 2001-08-31 2007-10-10 株式会社東芝 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法
US7083897B2 (en) * 2003-05-15 2006-08-01 Taiwan Semiconductor Manufacturing Company Method of fabricating a poly fuse
KR100555505B1 (ko) * 2003-07-09 2006-03-03 삼성전자주식회사 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법
JP2008060238A (ja) * 2006-08-30 2008-03-13 Toshiba Corp 半導体装置の製造方法
US7552736B2 (en) * 2007-01-30 2009-06-30 Applied Materials, Inc. Process for wafer backside polymer removal with a ring of plasma under the wafer
US20080179287A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal with wafer front side gas purge
US20080179288A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal and wafer front side scavenger plasma
US7967996B2 (en) * 2007-01-30 2011-06-28 Applied Materials, Inc. Process for wafer backside polymer removal and wafer front side photoresist removal
FI123487B (fi) * 2009-06-15 2013-05-31 Beneq Oy Laitteisto atomikerroskasvatuksen suorittamiseksi substraatin pinnalle
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
CN107803071B (zh) * 2016-09-09 2020-01-17 中微半导体设备(上海)股份有限公司 一种排气***及防止尘粒回流的装置及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345968A (en) * 1981-08-27 1982-08-24 Ncr Corporation End point detection using gas flow
JPS59147433A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd エツチング装置
EP0246453A3 (en) * 1986-04-18 1989-09-06 General Signal Corporation Novel multiple-processing and contamination-free plasma etching system
JPS63129630A (ja) * 1986-11-20 1988-06-02 Fuji Electric Co Ltd プラズマｃｖｄ薄膜形成法
EP0286708B1 (de) * 1987-04-16 1992-01-22 International Business Machines Corporation Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
US4961820A (en) * 1988-06-09 1990-10-09 Fujitsu Limited Ashing method for removing an organic film on a substance of a semiconductor device under fabrication
KR930004115B1 (ko) * 1988-10-31 1993-05-20 후지쓰 가부시끼가이샤 애싱(ashing)처리방법 및 장치
JP2654143B2 (ja) * 1988-11-30 1997-09-17 株式会社東芝 選択気相成長方法
US5014217A (en) * 1989-02-09 1991-05-07 S C Technology, Inc. Apparatus and method for automatically identifying chemical species within a plasma reactor environment
US5186120A (en) * 1989-03-22 1993-02-16 Mitsubishi Denki Kabushiki Kaisha Mixture thin film forming apparatus
US4923828A (en) * 1989-07-07 1990-05-08 Eastman Kodak Company Gaseous cleaning method for silicon devices
DE69033452T2 (de) * 1989-09-08 2000-06-29 Tokyo Electron Ltd., Tokio/Tokyo Vorrichtung und Verfahren zum Behandeln von Substraten
JPH03291929A (ja) * 1990-04-09 1991-12-24 Nippon Telegr & Teleph Corp <Ntt> ドライエッチング方法
US5198634A (en) * 1990-05-21 1993-03-30 Mattson Brad S Plasma contamination removal process
JP2814021B2 (ja) * 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JP2888258B2 (ja) * 1990-11-30 1999-05-10 東京エレクトロン株式会社 基板処理装置および基板処理方法
US5376212A (en) * 1992-02-18 1994-12-27 Tokyo Electron Yamanashi Limited Reduced-pressure processing apparatus

Also Published As

Publication number Publication date
US5858878A (en) 1999-01-12
KR100267698B1 (ko) 2000-10-16
JPH06188229A (ja) 1994-07-08
US6299722B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
KR940016553A (ko) 에칭처리방법 및 에칭의 후처리방법 및 에칭설비
US6524936B2 (en) Process for removal of photoresist after post ion implantation
US5811358A (en) Low temperature dry process for stripping photoresist after high dose ion implantation
US6680164B2 (en) Solvent free photoresist strip and residue removal processing for post etching of low-k films
KR940022731A (ko) 반도체 장치의 제조장치 및 방법
US20050158667A1 (en) Solvent free photoresist strip and residue removal processing for post etching of low-k films
US4514489A (en) Photolithography process
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
JP2022096079A (ja) 素子チップの製造方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
US6372658B1 (en) Reducing contamination induced scumming, for semiconductor device, by ashing
KR100368985B1 (ko) 반도체디바이스제조공정의금속층패터닝방법
JP2006319151A (ja) エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
KR970063441A (ko) 반도체 웨이퍼 재생방법
KR100701388B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR0161454B1 (ko) 반도체장치의 제조과정에서 발생하는 오염입자의 제거방법
KR0141176B1 (ko) 웨이퍼의 엣지 처리방법
KR970001696B1 (ko) 폴리머 제거를 위한 반도체 소자 제조 방법
JPH08172076A (ja) 半導体装置の製造方法
KR100282418B1 (ko) 반도체소자의 폴리머 제거 방법
KR20040003652A (ko) 반도체 소자의 게이트 형성 방법
KR100186508B1 (ko) 폴리머 제거 방법
KR920002028B1 (ko) 부산물을 이용한 리프트 오프 공정
KR940001269A (ko) 반도체 디바이스의 금속배선형성방법
EP0542481A2 (en) Method for reducing dielectric contamination in integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 14