KR100368985B1 - 반도체디바이스제조공정의금속층패터닝방법 - Google Patents

반도체디바이스제조공정의금속층패터닝방법 Download PDF

Info

Publication number
KR100368985B1
KR100368985B1 KR1019950058235A KR19950058235A KR100368985B1 KR 100368985 B1 KR100368985 B1 KR 100368985B1 KR 1019950058235 A KR1019950058235 A KR 1019950058235A KR 19950058235 A KR19950058235 A KR 19950058235A KR 100368985 B1 KR100368985 B1 KR 100368985B1
Authority
KR
South Korea
Prior art keywords
polymer
metal layer
semiconductor device
patterning
photoresist mask
Prior art date
Application number
KR1019950058235A
Other languages
English (en)
Other versions
KR970054601A (ko
Inventor
이복형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950058235A priority Critical patent/KR100368985B1/ko
Publication of KR970054601A publication Critical patent/KR970054601A/ko
Application granted granted Critical
Publication of KR100368985B1 publication Critical patent/KR100368985B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 디바이스 제조공정의 금속층 패터닝 방법에 관한 것으로써, 반도체 기판 상에 형성된 금속층 위에 포토레지스트 마스크를 형성하고, 금속층을 건식각 단계 후, 폴리머를 제거하는 단계를 실시한 다음, 포토레지스트, 마스크를 제거하고, 재차 폴리머 제거하는 단계를 포함하여 이루어진다.

Description

반도체 디바이스 제조공정의 금속층 패터닝(Patterning) 방법
본 발명은 반도체 디바이스 제조공정의 금속층 패터닝(Patterning) 방법에 관한 것으로, 특히 건식각을 이용하여 고융점 금속총의 패터닝 시 발생되는 폴리머(Polymer)를 효과적으로 제거하기에 적당한 반도체 디바이스 제조공정의 금속충 패터닝(Patterning) 방법에 관한 것이다.
일반적으로 반도체 디바이스 금속 배선 등의 형성을 위한 금속층 패터닝은, 반도체 기판 위에 금속층을 형성한 후, 식각가스의 플라즈마로 건식각을 수행하고, 식각 공정에서 식각 마스크로 사용된 포토레지스트와 건식각시 발생된 폴리머륵 제거하므로써, 금속배선라인 등을 형성하게 되는 과정이다.
제 1도 내지 제 3도는 종래의 금속층 패터닝 방법을 설명하기 도시한 도면으로써, 제 1도는 종래 방법의 공정 플로우차트(Flowchart)이고, 제 2도는 반도체 소자 일부를 도시한 종래의 공정 단면도이고, 제 3도는 종래의 금속층 패터닝 방법에 의해 형성된 금속배선라인의 사진이다.
종래의 금속층 패터닝 방법은 제 1도에 도시한 바와 같이, 반도체 기판상에 형성된 금속층 상에 포토레지스트 마스크를 형성하고 건식각을 실시한후, 포토레지스트론 제거한 다음, 폴리머를 제거하는 단계로 구성되어 있다.
즉, 제 2도의 (가)와 같이 실리콘 기판(11) 위에 형성된 비피에스지(BPSG)와같은 절연막(12) 상의 전면에 스퍼터링을 이용하여 금속층(13) 예로써 TiN(13-1)과 W(13-2)을 형성한 다음, 그 위에 포토레지스트 마스크(14)를 형성한다.
이어 10℃ 내지 40℃ 정도의 상온에서 SF6가스를 이용한 플라즈마로 W층(13-2)을 식각하고 연속하여 Cl2+ N2가스를 이용한 플라즈마로 TiN층(13-1)을 식각하여 제 2도의 (나)와 같이 형성한다. 도면부호(13-1',2')로 이루어진 (13')은 금속배선라인이며, 도시한 바와 같이 식각 후 금속배선라인(13') 측면과 포토레지스트 마스크(14) 표면 등에 폴리머(Polymer)(15)가 잔류하게 된다.
이어서, 제 2도의 (다)와 같이 O2/N2가스를 이용하여 포토레지스트 마스크를 제거한 후, NMD III 화학 용액을 이용하여 폴리머(15)를 제거하여 제 2도의 (라)와 같이 된다.
그러나 종래의 방법은 약 250℃ 정도의 고온 공정인 포토레지스트 마스크 제거공정을 먼저 수행한 후 폴리머 제거작업을 하게 되므로써, 포토레지스트 마스크 제거시 폴리머가 경화되어 제 2도의 (라)와 같이 폴리머 제거 작업 후에도 폴리머가 완전히 제거되지 않고 잔존 폴리머(15')가 남게 되는 문제점이 있다. 더욱이 포토레지스트 제거 작업 중에도 미량의 폴리머가 발생되고 있으며, 제 3도의 사진에서 알수 있는 바와 같이 금속라인 측면의 잔존 폴리머가 넘어져서 배선 라인간 단락(Short)를 일으키게 된다.
이에 본 발명은 상술한 종래 방법의 문제점을 해결하기 위해 안출된 것으로써, 건식각 시 발생된 폴리머를 경화되기 전에 제거하므로써 일련의 금속층 패터링공정 후에 폴리머의 잔류량이 거의 없는 금속층 패터닝 방법을 제공하고자 한다.
본 발명의 반도체 디바이스 제조공정의 금속층 패터닝 방법은, 반도체기판 상에 형성된 금속층 위에 포토레지스트 마스크를 형성하고, 상기 금속층을 건식각한 후, 상기 포토레지스트 마스크를 제거하기 전에 건식각시에 발생된 폴리머를 먼저 제거하는 것이 특징이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 다음과 같다.
제 4도 내지 제 6도는 본 발명에 따른 금속층 패터닝 방법의 일실시예를 설명하기 도시한 도면으로써, 제 4도는 본 발명에 따른 일실시예의 공정 플로우차트(Flowchart)이고, 제 5도는 반도체 소자 일부를 도시한 본 발명에 따른 일실시예의 공정 단면도이고, 제 6도는 본 발명의 금속층 패터닝 방법의 일실시예에 의해 형성된 금속배선라인의 사진이다.
본 발명에 따른 일실시예의 금속층 패터링 방법은 제 4도에 도시한 바와 같이, 반도체 기판 상에 형성된 금속층 상에 포토레지스트 마스크를 형성하고 건식각을 실시한 후, 폴리머 제거단계를 실시한 후, 포토레지스트를 제거하는 단계를 수행하게 되며, 포토레지스트 제거후에 재차 폴리머를 제거하는 단계를 포함하여 이루어진다.
즉, 제 5도의 (가)와 같이 실리콘 기판(21) 위에 형성된 비피에스지(BPSG)와 같은 절연막(22) 상의 전면에 스퍼터링을 이용하여 금속층(23) 예로써 TiN층(23-1)과 W층(23-2)을 형성한 다음, 그 위에 포토레지스트 마스크(24)를 형성한다.
이어, 10℃ 내지 40℃ 정도의 상온에서, 90sccm의 SF6가스를 이용한 플라즈마로 80mT 및 450W등의 공정 조건에서 W막을 식각하고, 연속하여 C12+ N2가스를 이용한 플라즈마로 TiN막을 식각하여 제 5도의 (나)와 같이 형성하며, 도면부호(23-1',2')로 이루어진 (23')는 건식각에 의해 형성된 금속배선라인을 나타낸다. 이때, Cl2는 35sccm, N2는 20sccm이며 90mT, 450W 등의 공정조건이다.
종래와 마찬가지로 식각 후 금속배선라인(23') 측면과 포토레지스트 마스크(24)표면 등에 폴리머(25)가 잔류하게 되는데, 제 5도의 (다)와 같이 NMD-III 화학용액을 이용하여 플리머 제거작업을 수행한다. 즉, 포토레지스트 마스크 제거 공정 등과 같은 고온 공정에 의해 폴리머가 경화되기 전에 폴리머 제거 작업을 수행하는 것으로써, 건식각 후 발생된 폴리머의 거의 전부가 제거되게 된다.
그다음, 제 5도의 (라)와 같이 O2/N2가스를 이용하여 포토레지스트 마스크를 제거한다. 이때 종래와 마찬가지로 미량의 폴리머가 발생하여 제 5도의 (다)로 도시한 폴리머 제거 공정에서 미제거된 폴리머와 함께 잔존 폴리머(25')가 생길 가능성이 있으며, 따라서 재차 NMD-III 화학용액을 이용하여 폴리머 제거작업을 수행하면 제 5도의 (마)와 같이 플리머가 거의 없는 금속 배선라인(23')을 형성할 수 있게 된다.
본 발명에 따른 일실시예의 금속층 패터닝 방법에 의해 형성된 금속라인의 사진이 제 6도에 나타나 있다. 즉, 제 6도에서 알 수 있는 바와 같이 본 발명의 방법은, 폴리머 제거 작업보다 고온공정인 포토레지스트 제거 공정을 먼저 실시하여폴리머가 경화되므로써 폴리머 제거가 불충분한 종래의 방법과는 달리, 건식각 공정 직후에 즉, 폴리머의 경화 전에 제거하므로써 대부분의 폴리머가 제거되며, 또한 포토레지스트 제거공정 후에 재차 미량의 잔존 폴리머를 제거하므로, 거의 완벽한 폴리머 제거를 이룰 수 있는 효과가 있다.
제 1도는 종래의 반도체 디바이스 제조공정의 금속층 패터닝 방법을 설명하기 위해 도시한 공정 플로우차트(Flowchart).
제 2도는 종래의 반도체 디바이스 제조공정의 금속층 패터닝 방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도.
제 3도는 종래의 반도체 디바이스 제조공정의 금속층 패터닝 방법에 의해 형성된 금속 배선 라인의 사진.
제 4도는 본 발명에 따른 일실시예의 반도체 디바이스 제조공정의 금속층 패터닝 방법을 설명하기 위해 도시한 공정 플로우차트(Flowchart).
제 5도는 본 발명에 따른,일실시예의 반도체 디바이스 제조공정의 금속층 패터닝 방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도.
제 6도는 본 발명에 따른 일실시예의 반도체 디바이스 제조공정의 금속층 패터닝 방법에 의해 형성된 금속 배선 라인의 사진.
※ 도면의 주요부분에 대한 부호의 설명 ※
11. 21. 실리콘 기판 12. 22. 절연막
13, 23. 금속층 13', 23'. 금속배선라인
13-1. 13-1'. 23-1. 23-1'. TiN층 13-2. 13-2'. 23-2. 23-2'. W층
14. 24. 포토레지스트 마스크 15. 15'. 25. 25'. 폴리머

Claims (1)

  1. 반도체 디바이스 제조공정의 금속층 패터닝 방법에 있어서,
    반도체 기판상에 형성된 금속층 위에 포토레지스트 마스크를 형성하고, 상기 금속층을 건식식각하는 단계;
    상기 건식식각에 의해서 금속배선라인 측면과 포토레지스트 마스크 표면에 잔류하게 된 폴리머를 NMD-III 화학용액을 이용해 제거하는 단계;
    상기 포토레지스트 마스크를 제거하는 단계;
    잔존하는 폴리머를 NMD-III 화학용액을 이용해 재차 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조공정의 금속층 패터닝 방법.
KR1019950058235A 1995-12-27 1995-12-27 반도체디바이스제조공정의금속층패터닝방법 KR100368985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950058235A KR100368985B1 (ko) 1995-12-27 1995-12-27 반도체디바이스제조공정의금속층패터닝방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058235A KR100368985B1 (ko) 1995-12-27 1995-12-27 반도체디바이스제조공정의금속층패터닝방법

Publications (2)

Publication Number Publication Date
KR970054601A KR970054601A (ko) 1997-07-31
KR100368985B1 true KR100368985B1 (ko) 2003-03-31

Family

ID=37416344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058235A KR100368985B1 (ko) 1995-12-27 1995-12-27 반도체디바이스제조공정의금속층패터닝방법

Country Status (1)

Country Link
KR (1) KR100368985B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761513B2 (en) 2012-04-20 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122541A (ja) * 1993-10-25 1995-05-12 Sony Corp アルミニウム系配線の加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122541A (ja) * 1993-10-25 1995-05-12 Sony Corp アルミニウム系配線の加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761513B2 (en) 2012-04-20 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit

Also Published As

Publication number Publication date
KR970054601A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5792672A (en) Photoresist strip method
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
KR100368985B1 (ko) 반도체디바이스제조공정의금속층패터닝방법
KR100436288B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR100217904B1 (ko) 레지스트 제거 방법
KR100458591B1 (ko) 반도체 소자의 폴리머 제거방법
US7892723B2 (en) Method for forming patterned photoresist layer
KR19990057882A (ko) 반도체 장치 제조 방법
KR970006937B1 (ko) 반도체 소자의 금속배선 형성방법
KR100701388B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR100197116B1 (ko) 반도체 소자의 다층금속배선 형성 방법
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
KR100186508B1 (ko) 폴리머 제거 방법
KR0137619B1 (ko) 반도체 장치 제조 방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100367694B1 (ko) 반도체소자의콘택제조방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100664799B1 (ko) 반도체 제조용 포토레지스트 제거 방법
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
KR100365756B1 (ko) 반도체소자의콘택홀형성방법
KR100223942B1 (ko) 반도체 소자의 적층 게이트 형성방법
KR20020094092A (ko) 레지스트 코팅을 이용한 잔류물 제거 방법
KR100606037B1 (ko) 금속 식각공정 후 포토레지스트 잔류물 제거 방법
KR920002028B1 (ko) 부산물을 이용한 리프트 오프 공정

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee