KR940011478B1

KR940011478B1 - Method of manufacturing semiconductor device

Info

Publication number: KR940011478B1
Application number: KR1019910018258A
Authority: KR
Inventors: 히데또시 나까다
Original assignee: 닛본덴기 가부시끼가이샤; 세끼모또 타다히로
Priority date: 1990-10-18
Filing date: 1991-10-17
Publication date: 1994-12-19
Also published as: JPH04154162A

Abstract

내용 없음.No content.

Description

반도체 장치의 제조방법Manufacturing Method of Semiconductor Device

제1a 내지 제1f도는 본 발명의 양호한 실시예를 도시한 단면도.1A to 1F are cross-sectional views showing preferred embodiments of the present invention.

제2a 내지 제3e도는 종래 기술을 도시한 단면도.2a to 3e are sectional views showing the prior art.

제3a 내지 제3h도는 본 발명의 다른 실시예를 도시한 단면도.3a to 3h are sectional views showing another embodiment of the present invention.

제4a 내지 제4i도는 본 발명의 또다른 실시예를 도시한 단면도.4A-4I are cross-sectional views showing yet another embodiment of the present invention.

제5a 내지 제5j도는 본 발명의 또 다른 실시예를 도시한 단면도.5A through 5J are cross-sectional views showing yet another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 기판 2 : 소자 분리 절연막1 semiconductor substrate 2 device isolation insulating film

3 : 제1산화막 4, 8 : 포토레지스트3: first oxide film 4, 8: photoresist

5 : 제2산화막 6 : 질환된 제1산화막5: second oxide film 6: diseased first oxide film

7 : 질화된 제2산화막 9 : 제3산화막7: nitrided second oxide film 9: third oxide film

10 : 게이트 전극 11 : 확산층10 gate electrode 11 diffusion layer

12 : 층간 절연층 12a : 접촉 홀12: interlayer insulating layer 12a: contact hole

13 : 배선전극 14 : 피복 절연막13 wiring electrode 14 coating insulating film

15 : 부동 게이트 15a : 제1다결정 실리콘막15: floating gate 15a: first polycrystalline silicon film

17 : 질화된 제3산화막17: nitrided third oxide film

본 발명은 MOS형 반도체 장치의 제조 방법에 관한 것으로, 특히 게이트 절연막을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a MOS semiconductor device, and more particularly, to a method for forming a gate insulating film.

MOS형 반도체 장치는 고집적화, 고성능화, 다기능화를 목적으로 개발되어 왔다. MOS형 트랜지스터에 대한 요구도 다양하다. 예를 들면, 상이한 두께의 2종류의 게이트 산화막을 갖는 MOS형 트랜지스터(일본국 특허공개공보 제62-256476호)에 대한 요구도 그 다양한 요구중의 하나이다.MOS semiconductor devices have been developed for the purpose of high integration, high performance, and multifunction. The demand for MOS transistors also varies. For example, the demand for a MOS transistor (Japanese Patent Laid-Open No. 62-256476) having two kinds of gate oxide films having different thicknesses is also one of various requirements.

2종류의 게이트 산화막 두게를 갖는 MOS형 반도체 장치를 제조하는 종래의 방법이 제2a도 내지 제2e도에 도시되어 있다. 제2a도에 도시된 바와 같이, 소자 분리 절연막(2)를 갖는 소자 분리 영역 및 제1산화막(3)을 갖는 소자영역을 제1도전형의 반도체 기판(1)상에 형성한다. 따라서 제2b도에 도시된 바와 같이, 제1산화막(3)을 포토레지스트(4)를 사용하여 예를 들면, 플루오르화 수소산을 사용하여 선택적으로 식각한다. 제2c도에 도시된 바와 같이 포토레지스트(4)를 제거하고, 제2산화막(5)를 열 산화법에 의해 형성한다. 이 시점에서, 제1산화막(3)의 두께는 두꺼워져 제1산화막(3a)로 된다. 그후 제2d도에 도시한 바와 같이, 다결정 실리콘으로 구성된 게이트 전극(10)을 형성한다. 제2e도에 도시된 바와 같이, 소스 및 드레인으로 되는 확산층(11)을 형성하고, 층간 절연막(12)을 형성한다. 접촉홀(12a)를 형성하고, 결선전극(13)을 형성하며, 피복 절연막(14)를 보호막으로 형성한다.A conventional method of manufacturing a MOS semiconductor device having two kinds of gate oxide film thicknesses is shown in FIGS. 2A to 2E. As shown in FIG. 2A, an element isolation region having the element isolation insulating film 2 and an element region having the first oxide film 3 are formed on the semiconductor substrate 1 of the first conductivity type. Therefore, as shown in FIG. 2B, the first oxide film 3 is selectively etched using the photoresist 4, for example, using hydrofluoric acid. As shown in FIG. 2C, the photoresist 4 is removed, and the second oxide film 5 is formed by thermal oxidation. At this point in time, the thickness of the first oxide film 3 is increased to become the first oxide film 3a. Thereafter, as shown in FIG. 2D, the gate electrode 10 made of polycrystalline silicon is formed. As shown in FIG. 2E, a diffusion layer 11 serving as a source and a drain is formed, and an interlayer insulating film 12 is formed. The contact hole 12a is formed, the connection electrode 13 is formed, and the coating insulating film 14 is formed as a protective film.

MOS형 반도체 장치를 제조하는 종래의 방법에 따르면, 제2산화막이 열 산화법에 의해 형성될 때, 제1산화막은 열적으로 산화되어 제1산화막의 두께가 증가되어 다음 문제를 일으킨다.According to the conventional method of manufacturing the MOS semiconductor device, when the second oxide film is formed by the thermal oxidation method, the first oxide film is thermally oxidized to increase the thickness of the first oxide film, which causes the following problem.

1) 제1산화막의 두께는 제2산화막의 두께에 좌우되어, 제1산화막의 두께를 독립적으로 설정할 수 없다. 즉, 제1산화막의 두께는 제2산화막을 형성한 후, 원하는 두께를 가져야 하므로 미리 형성된 산화막의 두께는 제2산화막의 두께를 고려하여 조절되어야 한다. 제2산화막의 두께를 변화시킬때에는 미리 형성되는 산화막의 두께를 변화시키지 않으면, 제1산화막의 두께도 변한다.1) The thickness of the first oxide film depends on the thickness of the second oxide film, so that the thickness of the first oxide film cannot be set independently. That is, since the thickness of the first oxide film should have a desired thickness after forming the second oxide film, the thickness of the pre-formed oxide film should be adjusted in consideration of the thickness of the second oxide film. When the thickness of the second oxide film is changed, the thickness of the first oxide film also changes unless the thickness of the oxide film formed in advance is changed.

2) 제1산화막을 2개의 산화 단계에 의해 형성하므로, 막의 두께 변화는 1개의 산화 단계에 의해 형성된 막의 두께보다 더 두껍다.2) Since the first oxide film is formed by two oxidation steps, the thickness change of the film is thicker than the thickness of the film formed by one oxidation step.

본 발명의 목적은 제1게이트 산화막의 두께를 그후의 열 산화 단계에서 형성하는 게이트 산화막과 독립하여 설정할 수 있는 반도체 장치를 제조하는 방법을 제공하는 것이다.It is an object of the present invention to provide a method of manufacturing a semiconductor device in which the thickness of the first gate oxide film can be set independently of the gate oxide film formed in a subsequent thermal oxidation step.

본 발명의 다른 목적은 게이트 산화막의 두께 변화를 감소시킬 수 있는 반도체 장치를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing a semiconductor device capable of reducing the change in thickness of the gate oxide film.

본 발명의 상기 목적을 달성하기 위해, 제1도전형 반도체 기판상에 소자 영역 및 소자 분리 영역을 형성하는 단계, 소자 영역에 게이트 절연막으로 되는 제1산화막을 형성하는 단계, 질소 또는 암모니아 분위기에서 열처리를 행하여 제1산화막의 전체면을 질화한 후 열 산화를 행하는 단계, 마스크로서 질호된 제1산화막을 사용하여 질화된 제1산화막의 선정된 영역을 제거하고 선정된 영역에 게이트 절연막으로 되는 제2산화막을 형성하는 단계, 및 질화된 1산화막 및 제2산화막의 각각에 다결정 실리콘에 의해 설치된 게이트 전극을 형성하는 단계를 포함하는 반도체 장치 제조방법이 제공되어 있다.In order to achieve the above object of the present invention, forming a device region and a device isolation region on the first conductive semiconductor substrate, forming a first oxide film serving as a gate insulating film in the device region, heat treatment in a nitrogen or ammonia atmosphere Performing thermal oxidation after nitriding the entire surface of the first oxide film, removing the selected region of the nitrided first oxide film using the first oxide film shrouded as a mask, and forming a second gate insulating film in the selected region. There is provided a semiconductor device manufacturing method comprising forming an oxide film and forming a gate electrode provided by polycrystalline silicon on each of the nitrided monooxide and second oxide films.

본 발명은 첨부된 도면을 참조하여 다음에 기술되어 있다. 제1a도 내지 1f도는 본 발명의 양호한 실시예를 도시하는 단면도이다. 우선 소자 분리 절연막(2)를 갖는 소자 분리 영역 및 제1산화막(3)을 갖는 소자 영역을 제1도전형 반도체 기판(1)상에 형성한다. 제1산화막(3)으로, 예를 들어, 800℃ 내지 1,150℃의 온도로 열산화하여 약 100Å 내지 500Å의 두께로 막을 형성한다(제1a도). 따라서, 제1산화막(3)의 전체면을 질소 가스 분위기 또는 암모니아 가스 분위기에서 열처리하여 질화한다. 질화는 1,000℃ 내지 1,200℃의 질소 가스 분위기에서 행하여지지만, 질화는 900℃ 내지 1,150℃의 질소 가스 분위기에서도 행하여진다(제1b도). 질화된 제1산화막(6)을, 예를 들어, 플루오르화수소산으로 포토레지스트(4)를 사용하여 선태적으로 제거한다(제1c도). 게이트 절연막이 되는 제2산화막(5)를, 예를 들어, 800℃ 내지 1,150℃의 온도로 열산화시켜 100Å 내지 500Å의 두께로 형성한다. 이 시점에서, 질화된 제1산화막(6)은 거의 산화되지 않아 그 두께가 거의 증가되지 않는다(제1d도). 다결정 실리콘막으로된 게이트 전극(10)을 형성한다(제1e도). 소스 및 드레인으로 되는 확산층(11)을 게이트 전극(10)에 대한 반도체 기판(1)의 선정된 영역에 형성하고, 층간 절연층(12)를 제2산화막(5) 및 전극(10)을 포함하는질화된 제1산화막(6)상에 형성한다. 확산층(11)상의 층간 절연층(12)에 접촉홀(12a)를 형성하고, 배선 전극(13)을 층간 절연층(13)상에 형성한다. 보호막으로 배선 전극(13)을 포함하는 층간 절연층(13)상에 피복 절연막(14)를 형성한다(제1f도).The invention is described next with reference to the accompanying drawings. 1A to 1F are sectional views showing a preferred embodiment of the present invention. First, an element isolation region having the element isolation insulating film 2 and an element region having the first oxide film 3 are formed on the first conductive semiconductor substrate 1. For example, the first oxide film 3 is thermally oxidized at a temperature of 800 ° C to 1,150 ° C to form a film having a thickness of about 100 Pa to 500 Pa (FIG. 1a). Therefore, the entire surface of the first oxide film 3 is nitrided by heat treatment in a nitrogen gas atmosphere or an ammonia gas atmosphere. Nitriding is carried out in a nitrogen gas atmosphere of 1,000 ° C to 1,200 ° C, but nitriding is also performed in a nitrogen gas atmosphere of 900 ° C to 1,150 ° C (FIG. 1b). The nitrided first oxide film 6 is selectively removed using, for example, photoresist 4 with hydrofluoric acid (FIG. 1C). The second oxide film 5 serving as the gate insulating film is thermally oxidized at a temperature of 800 ° C. to 1,150 ° C., for example, to form a thickness of 100 Pa to 500 Pa. At this point, the nitrided first oxide film 6 is hardly oxidized and its thickness is hardly increased (Fig. 1D). A gate electrode 10 made of a polycrystalline silicon film is formed (FIG. 1E). A diffusion layer 11 serving as a source and a drain is formed in a predetermined region of the semiconductor substrate 1 with respect to the gate electrode 10, and the interlayer insulating layer 12 includes the second oxide film 5 and the electrode 10. It is formed on the nitrided first oxide film (6). A contact hole 12a is formed in the interlayer insulating layer 12 on the diffusion layer 11, and the wiring electrode 13 is formed on the interlayer insulating layer 13. A covering insulating film 14 is formed on the interlayer insulating layer 13 including the wiring electrode 13 as a protective film (FIG. 1f).

제3a도 내지 제3h도에 본 발명의 다른 양호한 실시예의 단면도가 도시되어 있다. 제1도전형 반도체 기판(1)상에 소자 분리 절연막(2)를 갖는 소자 분리 영역 및 제1산화막(3)을 갖는 소자 영역을 형성한다. 제1산화막(3)으로, 예를 들어, 800℃ 내지 1,150℃의 온도로 열산화하여 약 100Å 내지 400Å의 두께로 막을 형성한다(제3a도). 이어서, 포토레지스트(4)를 사용하여, 예를 들어, 플루오르화수소산으로 제1산화막(3)을 선택적으로 식각한다. 포토레지스트(4)를 제거한 후, 예를 들어, 800℃ 내지 1,150℃의 온도로 열산화하여 게이트 산화막으로 되는 제2산화막(5)를 약 50Å 내지 200Å의 두께로 형성한다. 이 시점에서, 제1산화막(3)을 막 두께로 증가시키기 위해 산화시켜, 두꺼운 제1산화막(3a)를 얻는다(제3c도). 2 종류의 산화막, 예를 들어, 두꺼운 제1산화막(3a) 및 제2산화막(5)를 소자 영역에 형성한 후, 질소 가스분위기 또는 암모니아 가스 분위기에서 구조물을 열처리하므로써 구조물의 전체면을 질화한다. 질화처리는 1,000℃ 내지 1,200℃온도의 질소 가스 분위기에서 행하여지고, 900℃ 내지 1,150℃의 암모니아 가스 분위기에도 행하여진다. 제1 및 제2산화막의 특성을 균일하게 하도록, 예를 들어, 800℃ 내지 1,150℃의 온도에서 열 산화 처리를 행한다(제3d도). 포토레지스트(8)를 사용하여, 예를 들어, 800℃ 내지 1,150℃의 온도에서 열 산화 처리를 행한다(제3d도). 포토레지스트(8)를 사용하여, 예를 들어, 플루오르화수소산으로 질화된 제1산화막(6)을 선택적으로 제거한다(제3e도). 게이트 산화막으로 되는 제3산화막(9)를, 예를 들면, 800℃ 내지 1,150℃의 온도에서 열산화하여 약 100Å 내지 500Å의 두께로 형성한다. 이 시점에서, 질화된 제1산화막(6) 및 질화된 제2산화막(7)은 거의 산화되지 않아 막 두께를 증가시키지 않는다(제3f도). 다결정 실리콘막으로 구성된 게이트전극(10)을 형성하고(제3g도), 소스 및 드레인으로 되는 확산층(11)을 형성한다. 층간 절연층(12)를 형성하고, 접촉홀(12a)를 형성하며, 배선전극(13)을 형성한다. 피복 절연막(14)를 보호막으로 형성한다.3a to 3h show cross-sectional views of another preferred embodiment of the present invention. The element isolation region having the element isolation insulating film 2 and the element region having the first oxide film 3 are formed on the first conductive semiconductor substrate 1. The first oxide film 3 is thermally oxidized, for example, at a temperature of 800 ° C. to 1,150 ° C. to form a film having a thickness of about 100 Pa to 400 Pa (FIG. 3A). Subsequently, the first oxide film 3 is selectively etched using, for example, hydrofluoric acid using the photoresist 4. After the photoresist 4 is removed, for example, a second oxide film 5 serving as a gate oxide film is thermally oxidized at a temperature of 800 ° C. to 1,150 ° C. to form a thickness of about 50 Pa to 200 Pa. At this point, the first oxide film 3 is oxidized to increase the film thickness to obtain a thick first oxide film 3a (FIG. 3C). After forming two kinds of oxide films, for example, a thick first oxide film 3a and a second oxide film 5 in the element region, the entire surface of the structure is nitrided by heat treatment of the structure in a nitrogen gas atmosphere or an ammonia gas atmosphere. . The nitriding treatment is performed in a nitrogen gas atmosphere at a temperature of 1,000 ° C to 1,200 ° C, and also in an ammonia gas atmosphere of 900 ° C to 1,150 ° C. In order to make the characteristics of the first and second oxide films uniform, for example, thermal oxidation is performed at a temperature of 800 ° C to 1,150 ° C (FIG. 3D). Using the photoresist 8, for example, thermal oxidation is performed at a temperature of 800 ° C to 1,150 ° C (FIG. 3D). Using the photoresist 8, for example, the first oxide film 6 nitrided with hydrofluoric acid is selectively removed (FIG. 3E). The third oxide film 9 serving as the gate oxide film is thermally oxidized, for example, at a temperature of 800 ° C to 1,150 ° C to form a thickness of about 100 Pa to 500 Pa. At this point, the nitrided first oxide film 6 and nitrided second oxide film 7 are hardly oxidized to increase the film thickness (FIG. 3f). A gate electrode 10 made of a polycrystalline silicon film is formed (Fig. 3G), and a diffusion layer 11 serving as a source and a drain is formed. The interlayer insulating layer 12 is formed, the contact holes 12a are formed, and the wiring electrode 13 is formed. The covering insulating film 14 is formed as a protective film.

이 양호한 실시예에서, 질화된 제1산화막(6)과 질화된 제2산화막(7)이 단차(step difference)를 형성하고 있는 제1게이트 절연막을 갖는 MOS형 트랜지스터를 형성하지만, 이 질화된 산화막을 상이한 소자 영역에서 형성하면, 상이한 게이트 절연막을 갖는 3종류의 MOS형 트랜지스터를 동일 실리콘 기판 상에 집적할 수 있다.In this preferred embodiment, the nitrided first oxide film 6 and nitrided second oxide film 7 form a MOS transistor having a first gate insulating film forming a step difference, but the nitrided oxide film Is formed in different element regions, three kinds of MOS transistors having different gate insulating films can be integrated on the same silicon substrate.

상기된 바와 같이, 산화막형성, 질화처리, 및 식각을 적당히 조합하므로서, 복수의 MOS형 트랜지스터를 형성할 수 있다. 덧붙혀서, 이 MOS형 트랜지스터들의 게이트 절연막의 두께를 독립적으로 설정할 수 있다.As described above, a plurality of MOS transistors can be formed by appropriately combining oxide film formation, nitriding, and etching. In addition, the thickness of the gate insulating film of these MOS transistors can be set independently.

본 발명의 다른 실시예에 따른 부분도가 제4a도 내지 4i도에 도시되어 있다. 우선, 소자 분리 절연막(2)를 갖는 소자 분리 영역 및 제1산화막(3)을 갖는 소자 영역을 제1도전형 반도체 기판 상에 형성한다. 제1산화막(3)으로서는, 예를 들면, 800℃ 내지 1,150℃의 온도로 열산화처리항 약 100Å 내지 400Å의 두께로 막을 형성한다. 불순물, 예를 들면, 인을 포함하는 제1다결정 실리콘막(15a)를 구조물의 전체면 상에 형성한다(제4a도). 이어서, 포토레지스트(4)를 사용하여 부동 게이트 전극(15)를 선택적으로 형성한다(제4b도). 포토레지스트(4)를 제거한 후, 예를 들면, 800℃ 내지 1,150℃의 온도로 열산화처리하여 약 50Å 내지 200Å의 두께로 제2산화막(5)를 형성한다. 이 시점에서, 부동 게이트 전극(15)로 피복된 영역의 제1산화막(3)을 산화하여 제1산화막(3)의 두께를 증가시켜서, 두꺼운 제1산화막(3a)를 얻는다(제4c도).A partial view in accordance with another embodiment of the present invention is shown in FIGS. 4A-4I. First, an element isolation region having the element isolation insulating film 2 and an element region having the first oxide film 3 are formed on the first conductive semiconductor substrate. As the first oxide film 3, for example, a film is formed to a thickness of about 100 kPa to 400 kPa at a thermal oxidation treatment temperature at a temperature of 800 ° C to 1,150 ° C. A first polycrystalline silicon film 15a containing impurities such as phosphorus is formed on the entire surface of the structure (FIG. 4A). Subsequently, the floating gate electrode 15 is selectively formed using the photoresist 4 (Fig. 4B). After removing the photoresist 4, for example, the second oxide film 5 is formed to a thickness of about 50 Pa to 200 Pa by thermal oxidation at a temperature of 800 ° C to 1,150 ° C. At this point, the first oxide film 3 in the region covered with the floating gate electrode 15 is oxidized to increase the thickness of the first oxide film 3 to obtain a thick first oxide film 3a (FIG. 4C). .

상기한 바와 같이, 제2산화막(5)을 부동 게이트 전극(15)상에 형성한 후, 구조물의 전체면을 질소가스 분위기 및 암모니아 가스 분위기에서 열처리하여 질화한다. 2종류의 산화막, 예를 들면, 두꺼운 제1산화막 (3a) 및 제2산화막(5)를 소자 영역에 형성한 후, 질소 가스 분위기 또는 암모니아 가스 분위기에서 열처리하여 구조물의 전체면을 질화한다. 질화처리는 1,000℃ 내지 1,200℃의 온도와 질소 가스 분위기에서 행하여지고, 반응도가 질소가스 분위기에서 보다 암모니아 가스에서 더 높기 때문에 질소 가스 분위기의 온도 보다 낮은 900℃ 내지 1,150℃온도의 암모니아 가스 분위기에서도 질화처리가 행하여진다. 그후에, 질화된 산화막의 특성을 균일하게 하도록 예를 들면, 800℃ 내지 1,150℃의 온도에서 열 산화 처리를 행한다(제4d도). 포토레지스트(8)을 사용하여, 예를 들면, 플루오르화수소산에 의해 질화된 제1산화막(6)을 선택적으로 제거한다(제4e도). 게이트 산화막으로 되는 제3산화막(9)를, 예를 들면, 800℃ 내지 1,150℃의 온도로 열산화처리하여 약 100Å 내지 500Å의 두께로 형성한다. 이 시점에서, 질화된 제2산화막(7)은 거의 산화 되지 않아 막의 두께를 증가시키지 않는다(제4f도). 불순물, 예를 들면 인을 포함하는제2다결정 실리콘막(10a)를 형성하고 (제4g도), 공지된 사진석판인쇄기술을 사용하여 게이트 전극(10)을 형성한다(제4h도). 소스 및 드레인으로 되는 확산층(11)을 형성하고, 층간 절연층(12)을 형성한다. 접촉홀(12a)를 형성하고 배선 전극(13)을 형성한다. 보호막으로 피복 절연막(14)를 형성한다(제4i도).As described above, after the second oxide film 5 is formed on the floating gate electrode 15, the entire surface of the structure is subjected to heat treatment in a nitrogen gas atmosphere and an ammonia gas atmosphere for nitriding. Two kinds of oxide films, for example, a thick first oxide film 3a and a second oxide film 5 are formed in the element region, and then heat treated in a nitrogen gas atmosphere or an ammonia gas atmosphere to nitride the entire surface of the structure. Nitriding is carried out in a temperature of 1,000 to 1,200 ° C. and in a nitrogen gas atmosphere, and nitriding is carried out in an ammonia gas atmosphere at a temperature of 900 ° C. to 1,150 ° C. lower than that of a nitrogen gas atmosphere because the reaction degree is higher in ammonia gas than in a nitrogen gas atmosphere. The process is performed. Thereafter, thermal oxidation is performed at a temperature of, for example, 800 ° C to 1,150 ° C so as to make the properties of the nitrided oxide film uniform (Fig. 4D). Using the photoresist 8, for example, the first oxide film 6 nitrided with hydrofluoric acid is selectively removed (FIG. 4E). The third oxide film 9 serving as the gate oxide film is, for example, thermally oxidized at a temperature of 800 ° C to 1,150 ° C to form a thickness of about 100 Pa to 500 Pa. At this point, the nitrided second oxide film 7 is hardly oxidized to increase the thickness of the film (FIG. 4f). A second polycrystalline silicon film 10a containing impurities such as phosphorus is formed (FIG. 4g), and the gate electrode 10 is formed using a known photolithography technique (FIG. 4H). A diffusion layer 11 serving as a source and a drain is formed, and an interlayer insulating layer 12 is formed. The contact hole 12a is formed and the wiring electrode 13 is formed. A coating insulating film 14 is formed of a protective film (FIG. 4i).

본 발명의 다른 실시예에 따른 부분도가 제5a도 내지 5j도에 도시되어 있다. 우선, 소자 분리 절연막(2)를 갖는 소자분리 영역 및 제1산화막(3)을 갖는 소자영역을 제1도전형 반도체 기판(1)상에 형성한다. 반도체 기판(1)의 제1도전형과 반대되는 도전형의 불순물을 이온 이식법에 의해 소자 영역의 선정된 영역에 도프한다. 기록 확산층(16)을 형성하기 위해, 예를 들면, 800℃ 내지 1,150℃의 온도로 열처리한다. 제1도 전형 반도체 기판(1)로서 P형 반도체 기판을 사용할 때에, 예를 들면, 인또는 비소를 불순물로 사용한다(제5a도), 그다음, 기록 확산층(16)상의 제1산화막(3)의 일부를 기록 확산층(16)의 표면을 노출시키기 위해, 예를 들면, 플루오르화수소산에 의해 공지된 광 식각 기술을 사용하여 식각하고, 게이트 절연막으로 되는 제2산화막(5)를, 예를 들면, 700℃ 내지 1,100℃의 온도로 열산화처리하여 약 50Å 내지 150Å의 두께로 형성한다(제5b도). 다음, 제2산화막(5)의 전면을 질화하기 위해 질소 가스 분위기 또는 암모니아 가스 분위기에서 열처리하는 행한다. 질화처리는 1,000℃ 내지 1,200℃의 온도의 질소 가스 분위기에서 행하여지고, 반응도가 질소 가스 분위기에서 보다 암모니아 가스에서 더 높기 때문에 질소 가스 분위기의 온도보다 낮은 900℃ 내지 1,150℃ 온도의 암모니아 가스 분위기에서도 질화처리가 행하여진다.A partial view in accordance with another embodiment of the present invention is shown in FIGS. 5A-5J. First, an element isolation region having the element isolation insulating film 2 and an element region having the first oxide film 3 are formed on the first conductive semiconductor substrate 1. An impurity of a conductivity type opposite to the first conductivity type of the semiconductor substrate 1 is doped into the selected region of the element region by the ion implantation method. In order to form the recording diffusion layer 16, for example, heat treatment is performed at a temperature of 800 deg. C to 1,150 deg. When using a P-type semiconductor substrate as the first semiconductor substrate 1, for example, phosphorus or arsenic is used as an impurity (FIG. 5A), and then the first oxide film 3 on the recording diffusion layer 16 is formed. A portion of the portion is etched using, for example, a known optical etching technique with hydrofluoric acid, to expose the surface of the recording diffusion layer 16, and the second oxide film 5 serving as the gate insulating film is, for example, , And thermal oxidation treatment at a temperature of 700 ℃ to 1,100 ℃ to form a thickness of about 50 kPa to 150 kPa (Fig. 5b). Next, heat treatment is performed in a nitrogen gas atmosphere or ammonia gas atmosphere in order to nitride the entire surface of the second oxide film 5. Nitriding is carried out in a nitrogen gas atmosphere at a temperature of 1,000 ° C. to 1,200 ° C., and nitriding in an ammonia gas atmosphere at a temperature of 900 ° C. to 1,150 ° C. lower than that of a nitrogen gas atmosphere because the reaction degree is higher in ammonia gas than in a nitrogen gas atmosphere. The process is performed.

그 후에, 질화된 산화막의 특성을 균일하게 하도록, 예를 들면, 800℃ 내지 1,150℃의 온도에서 열 산화처리를 행한다(제5c도). 불순물, 예를 들면, 인을 포함하는 다결정 실리콘 막으로 구성된 부동 게이트 전극(15)를 선정된 영역에 형성한다(제5d도). 제3산화막(9)를, 예를 들면, 800℃ 내지 1,150℃의 온도로 열산화처리 하여 50Å 내지 200Å의 두께로 형성한다. 이 시점에서, 소자 영역상의 제1산화막(3)이 질화처리에 의해 질화된 제1산화막(6)으로 되기때문에, 열 산화처리에 의해 발생된 질화된 제1산화막(6)의 두께의 증가는 일어나지 않는다(제5e도). 구조물의 전체면이 질화처리를 행하기 위해 다시 질소 가스 분위기 또는 암모니아 가스 분위기에서 열처리하고, 열 산화처리를 행한다. 이 시점에서, 1,000℃ 내지 1,200℃의 온도의 질소 가스 분위기에서 질화 처리를 행하고, 900℃ 내지 1,150℃의 온도의 암모니아 가스 분위기에서도 질화처리를 행하고, 800℃ 내지 1,150℃의 온도에서 열 산화처리를 행한다(제5f도). 포토레지스트(4)를 사용하여, 예를 들면, 플루오르화수소산에 의해 질화된 제1산화막(6)을 선택적으로 제거한다(제5g도). 제4산화막(18)을, 예를 들면, 800℃ 내지 1,150℃온도로 열 산화처리하여 약 100Å 내지 500Å 두께로 형성한다. 이 시점에서, 질화된 제3산화막(17)은 거의 산화되지 않으므로 막 두께를 증가시키지 않는다(제5h도). 불순물, 예를 들면, 인을 포함하는 제2다결정 실리콘막에 의해 게이트 전극(10)을 형성하고, 소스 및 드레인으로 되는 확산층(11)을 형성한다. 층간 절연층(12)를 형성하고, 접촉홀(12a)를 형성한다. 배선 전극(13)을 형성하고, 보호막으로는 피복 절연막(14)를 형성한다(제5j도).Thereafter, thermal oxidation is performed at a temperature of, for example, 800 ° C to 1,150 ° C, to make the characteristics of the nitrided oxide film uniform (Fig. 5C). A floating gate electrode 15 made of a polycrystalline silicon film containing impurities, for example, phosphorus, is formed in a predetermined region (Fig. 5D). The third oxide film 9 is, for example, thermally oxidized at a temperature of 800 ° C to 1,150 ° C to form a thickness of 50 kPa to 200 kPa. At this point, since the first oxide film 3 on the element region becomes the first oxide film 6 nitrided by the nitriding treatment, the increase in the thickness of the nitrided first oxide film 6 generated by the thermal oxidation treatment is It does not happen (Figure 5e). The entire surface of the structure is heat-treated again in a nitrogen gas atmosphere or an ammonia gas atmosphere for nitriding treatment, and thermal oxidation treatment is performed. At this point, nitriding is performed in a nitrogen gas atmosphere at a temperature of 1,000 ° C to 1,200 ° C, nitriding is performed in an ammonia gas atmosphere at a temperature of 900 ° C to 1,150 ° C, and thermal oxidation is performed at a temperature of 800 ° C to 1,150 ° C. (FIG. 5f). The photoresist 4 is used to selectively remove the first oxide film 6 nitrided with, for example, hydrofluoric acid (FIG. 5g). The fourth oxide film 18 is, for example, thermally oxidized at a temperature of 800 ° C. to 1,150 ° C. to form a thickness of about 100 Pa to 500 Pa. At this point, the nitrided third oxide film 17 is hardly oxidized and therefore does not increase the film thickness (FIG. 5h). The gate electrode 10 is formed of a second polycrystalline silicon film containing impurities, for example, phosphorus, and a diffusion layer 11 serving as a source and a drain is formed. The interlayer insulating layer 12 is formed, and the contact hole 12a is formed. The wiring electrode 13 is formed, and the coating insulating film 14 is formed as a protective film (FIG. 5j).

상기한 바와 같이, 본 발명에 따르면 다음의 장점을 얻을 수 있다. 게이트 산화막을 형성한 후, 게이트 산화막을 질화하기 위해 질소 가스 분위기 또는 암모니아 가스 분위기에서 열 산화 처리를 행한다. 그러므로, 게이트 산화막이 산화 저항성을 가지기 때문에, 게이트 산화막의 두께는 게이트 산화막에 대해 순서 열산화를 행할 때에도 증가되지 않는다. 이때문에, 제1게이트 산화막의 두께는 순서 열 산화에 의해 형성된 게이트 산화막과 독립적으로 설정될 수 있다. 종래의 방법의 2개의 산화 단계에 의해 형성되는 게이트 산화막을 1개의 산화 단계에서 형성할 수 있으므로, 게이트 산화막의 두께 변화를 적게할 수 있다.As described above, according to the present invention, the following advantages can be obtained. After the gate oxide film is formed, thermal oxidation is performed in a nitrogen gas atmosphere or an ammonia gas atmosphere to nitride the gate oxide film. Therefore, since the gate oxide film has oxidation resistance, the thickness of the gate oxide film does not increase even when the order thermal oxidation is performed on the gate oxide film. For this reason, the thickness of the first gate oxide film can be set independently of the gate oxide film formed by sequential thermal oxidation. Since the gate oxide film formed by the two oxidation steps of the conventional method can be formed in one oxidation step, the thickness variation of the gate oxide film can be reduced.

Claims

제1도전형 반도체 기판(1)상에 소자 영역 및 소자 분리영역을 형성하는 단계, 소자 영역에 게이트 절연막으로 되는 제1산화막(3)을 형성하는 단계, 제1산화막의 전면을 질화하기 위해 질소 또는 암모니아 분위기에서 열처리를 행한 후 열 산화처리를 행하는 단계, 질화된 제1산화막(6)의 선정된 영역을 제거하고 마스크로 질화된 제1산화막을 사용하여 선정된 영역에 게이트 절연막으로 되는 제2산화막(5)를 형성하는 단계, 및 질화된 제1산화막 및 제2산화막의 각각에 다결정실리콘 막으로 구성된 전극(10)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.Forming a device region and a device isolation region on the first conductive semiconductor substrate 1, forming a first oxide film 3 serving as a gate insulating film in the device region, and nitrogen to nitride the entire surface of the first oxide film Or performing thermal oxidation after heat treatment in an ammonia atmosphere, and removing the selected region of the nitrided first oxide film 6 and forming a gate insulating film in the selected region using the nitrided first oxide film. Forming an oxide film (5), and forming an electrode (10) composed of a polysilicon film on each of the nitrided first oxide film and the second oxide film.

제1항에 있어서, 상기 제1 및 제2산화막을 열 산화법에 의해 형성하는 것을 특징으로 하는 반도체 장치 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein said first and second oxide films are formed by thermal oxidation.

제1항에 있어서, 광 식각 기술에 의해 상기 질화된 산화막의 선정된 영역을 제거하는 것을 특징으로 하는 반도체 장치 제조방법.The method of claim 1, wherein the selected region of the nitrided oxide film is removed by an optical etching technique.

제1항에 있어서, 소스 및 드레인으로 되는 확산층(11)을 상기 게이트 전극에 대한 상기 반도체 기판의 선정된 영역에 형성하는 단계, 상기 제2산화막 상에 형성된 층간 절연층(12) 및 상기 게이트 전극을 포함하는 상기 질환된 제1산화막을 형성하는 단계, 확산층 상의 층간 절연층에 접촉홀(12a)를 형성하고 층간 절연층상에 배선 전극(13)을 형성하는 단계, 및 배선 전극을 포함하는 층간 절연층 상에 보호막으로 피 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.2. The method of claim 1, further comprising forming a diffusion layer 11 serving as a source and a drain in a predetermined region of the semiconductor substrate with respect to the gate electrode, and the interlayer insulating layer 12 and the gate electrode formed on the second oxide film. Forming the diseased first oxide film, forming a contact hole 12a in the interlayer insulating layer on the diffusion layer, and forming a wiring electrode 13 on the interlayer insulating layer, and an interlayer insulation including the wiring electrode. And forming an insulating film on the layer with a protective film.

제1항에 있어서, 소자 영역 및 소자 분리 영역을 제1도전형의 상기 반도체 기판(1) 상에 형성하는 단계, 소자 영역에 게이트 절연막으로 되는 제1산화막(3)을 형성하는 단계, 제1산화막의 일부를 제거하고 게이트 절연막으로 되는 제2산화막(5)를 형성하는 단계, 구조물의 전체면을 질화하기 위해 질소 또는 암모니아 분위기에서 열처리를 행한 후 열 산화 처리를 행하는 단계, 상기 질화된 제1산화막(6)의 선정된 영역을 제거하고 마스크로 상기 질화된 제1산화막 및 질화된 제2산화막(7)을 사용하에 게이트 절연막으로 되는 제3산화막(9)를 형성하는 단계, 및 다결정 실리콘막으로 구성되는 상기 게이트전극(10)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.2. The method of claim 1, further comprising: forming an element region and an isolation region on the semiconductor substrate 1 of the first conductivity type, forming a first oxide film 3 serving as a gate insulating film in the element region, Removing a portion of the oxide film and forming a second oxide film 5 serving as a gate insulating film, performing a thermal oxidation treatment after a heat treatment in a nitrogen or ammonia atmosphere to nitride the entire surface of the structure, and the first nitrided first Removing the selected region of the oxide film 6 and forming a third oxide film 9 serving as a gate insulating film using the nitrided first oxide film and nitrided second oxide film 7 as a mask, and a polycrystalline silicon film And forming the gate electrode (10).

제5항에 있어서, 광 식각 기술에 의해 상기 제1, 제2, 제3산화막을 형성하는 것을 특징으로 하는 반도체 장치 제조방법.The method of claim 5, wherein the first, second, and third oxide films are formed by an optical etching technique.

제5항에 있어서, 광 식각 기술에 의해 상기 질화된 제1산화막의 선정된 부분을 제거하는 것을 특징으로 하는 바노체 장 제조방법.The method of claim 5, wherein the selected portion of the nitrided first oxide film is removed by an optical etching technique.

제1도전형 반도체 기판(1)상에 소자 영역 및 소자 분리 영역을 형성하는 단계, 소자 영역에 게이트 절연막으로 되는 제1산화막(3)을 형성하는 단계, 제1산화막의 선정된 영역에 부동 게이트 전극으로 되는 제1다결정 실리콘막(15)를 형성하는 단계, 제1다결정 실리콘막 상에 제2산화막(5)를 형성하고 구조물의 전체 면을 질화하기 위해 질소 또는 암모니아 분위기에서 열처리를 행한 후 열 산화처리를 행하는 단계, 질화된 제1산화막(6)의 선정된 영역을 제거하고 마스크로는 질화된 제2산화막(7)을 사용하여 게이트 절연막으로 되는 제3산화막(3)를 형성하는 단계, 및 질화된 제2산화막의 선정된 영역 및 제3산화막의 각각 상에 제2실리콘막으로 구성된 게이트 전극(10)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.Forming a device region and a device isolation region on the first conductive semiconductor substrate 1, forming a first oxide film 3 serving as a gate insulating film in the device region, and floating gate in a selected region of the first oxide film Forming a first polycrystalline silicon film 15 serving as an electrode, forming a second oxide film 5 on the first polycrystalline silicon film, and performing heat treatment in a nitrogen or ammonia atmosphere to nitride the entire surface of the structure, and then heat Performing an oxidation process, removing the selected region of the nitrided first oxide film 6 and forming a third oxide film 3 serving as a gate insulating film using the nitrided second oxide film 7 as a mask; And forming a gate electrode (10) consisting of a second silicon film on each of the selected region and the third oxide film of the nitrided second oxide film.

제8항에 있어서, 열 산화법에 의해 상기 제1, 제2, 및 제3산화막을 형성하는 것을 특징으로 하는 반도체 장치 제조방법.The method of manufacturing a semiconductor device according to claim 8, wherein said first, second, and third oxide films are formed by thermal oxidation.

제8항에 있어서, 광 식각 기술에 의해 상기 질화된 제1산화막의 선정된 영역을 제거하는 것을 특징으로 하는 반도체 장치 제조방법.The method of claim 8, wherein the selected region of the nitrided first oxide film is removed by an optical etching technique.

제1도전형 반도체 기판(1)상에 소자 영역 및 소자 분리 영역을 형성하는 단계, 소자 영역에 게이트 절연층으로 되는 제1산화막(3)을 형성하는 단계, 반도체 기판의 제1도전형과 반대되는 도전형을 갖는 확산층(16)을 소자 영역의 선정된 영역에 형성하는 단계, 확산층 상의 제1산호막중 일부를 제거하고 제2산화막을 형성하는 단계, 구조물의 전체 면을 질화하기 위해 질소 또는 암모니아 분위기에서 열처리를 행한 후 열 산화처리를 행하는 단계, 질화된 제2산화막을 포함하는 질화된 제1산화막의 선정된 영역에 부동 게이트로 되는 제1다결정 실리콘막(15)를 형성하는 단계, 제1다결정 실리콘막 상에 제3산화막을 형성하고 구조물의 전체 면을 질화하기 위해 질소 또는 암모니아 분위기에서 열처리를 행한 후 열 산화처리를 행하는 단계, 질화된 제1산화막(6)의 선정된 영역을 제거하고 마스크로는 질화된 제3산화막(17)을 사용하여 선정된 영역에 게이트 절연막으로 되는 제4산화막(18)을 형성하는 단계, 및 질화된 제3산화막 및 제4산화막의 선정된 영역상의 각각에 제2실리콘막으로 구성된 게이트 전극(10)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.Forming an element region and an isolation region on the first conductive semiconductor substrate 1, forming a first oxide film 3 serving as a gate insulating layer in the element region, as opposed to the first conductive type of the semiconductor substrate Forming a diffusion layer 16 having a conductivity type in a predetermined region of the device region, removing a portion of the first coral film on the diffusion layer and forming a second oxide film, nitrogen or ammonia to nitride the entire surface of the structure Performing thermal oxidation after performing heat treatment in an atmosphere, forming a first polycrystalline silicon film 15 serving as a floating gate in a selected region of the first nitrided oxide film including the nitrided second oxide film, and the first Forming a third oxide film on the polycrystalline silicon film and performing a thermal oxidation treatment in a nitrogen or ammonia atmosphere to nitride the entire surface of the structure, followed by thermal oxidation treatment. Removing the selected region and forming a fourth oxide film 18 serving as a gate insulating film in the selected region using the nitrided third oxide film 17 as a mask, and the nitrided third oxide film and the fourth oxide film. Forming a gate electrode (10) composed of a second silicon film on each of the selected regions.

제11항에 있어서, 상기 제1, 제2, 제3, 및 제4산화막을 열산화법에 의해 형성하는 것을 특징으로 하는 반도체 장치 제조방법.12. The method of claim 11, wherein the first, second, third, and fourth oxide films are formed by a thermal oxidation method.

제11항에 있어서, 광 식각 기술에 의해 상기 제1산화막의 선정된 영역을 제거하는 것을 특징으로 하는 반도체 장치 제조방법.The method of claim 11, wherein the selected region of the first oxide film is removed by an optical etching technique.