KR940010504B1 - 반도체 기판 에칭 처리 장치 - Google Patents

반도체 기판 에칭 처리 장치 Download PDF

Info

Publication number
KR940010504B1
KR940010504B1 KR1019910015976A KR910015976A KR940010504B1 KR 940010504 B1 KR940010504 B1 KR 940010504B1 KR 1019910015976 A KR1019910015976 A KR 1019910015976A KR 910015976 A KR910015976 A KR 910015976A KR 940010504 B1 KR940010504 B1 KR 940010504B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
unit
stage
section
transfer
Prior art date
Application number
KR1019910015976A
Other languages
English (en)
Other versions
KR920007110A (ko
Inventor
기요시 요시까와
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR920007110A publication Critical patent/KR920007110A/ko
Application granted granted Critical
Publication of KR940010504B1 publication Critical patent/KR940010504B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 기판 에칭 처리 장치
제 1 도는 본 발명에 따른 반도체 기판 에칭 처리 장치의 한 실시예를 개략적으로 도시한 외관 사시도.
제 2 도는 상기 실시예의 동작을 설명하기 위한 블럭도.
제 3 도는 상기 실시예의 에칭액 도포부를 상세히 도시한 단면도.
제 4 도 내지 제 6 도는 종래의 반도체 기판 에칭 처리 방법을 각각 나타낸 설명도.
제 7 도 및 제 8 도는 종래의 반도체 기판 에칭 처리 장치를 도시한 구성 설명도와 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 ：반도체 기판 2 : 클린 유니트
22 ：반도체 기판 공급부 23 : 위치 맞춤부
23a：X-Y 스테이지 23b : 위치 검출기
24：에칭액 도포부 25 : 물세척부
26：베이킹부 27 : 반도체 기판 회수부
28：트레이 29 : 회전대
30：도포 롤러 32-37 : 반송 수단
38：제어부
본 발명은 반도체 기판 에칭 처리 장치에 관한 것으로, 특히 베벨 구조 형상의 반도체 기판(웨이퍼)의 테이퍼진 외주면을 자동적으로 에칭 처리하는 반도체 기판 에칭 처리 장치에 관한 것이다.
예를 들면, 대형 전력용 반도체 장치에 이용되는 웨이퍼는 오리엔테이션 플랫이 형성되어 있지 않은 원판 형상의 반도체 기판이 사용되고, 이 반도체 기판은 내압 보유를 위해 외주면에 테이퍼진 곳이 많다. 테이퍼 외주면에서는 테이퍼부 가공시에 부서지는 결함이 자주 발생하므로, 테이퍼 외주면을 에칭 처리해서 상기 부서지는 결함을 제거한다.
이 반도체 기판의 테이퍼 외주면의 에칭 처리는 다음에 서술하는 공정에 의해 지금까지 행해져 왔다. 즉, 제 4 도에 도시한 바와 같이 반도체 기판(1)의 이면(裏面) 전체에 브러시로 내(耐)에칭액(2)를 도포한 후, 반도체 기판(1)을 같은 직경의 불소 수지 원판(3)에 붙였다. 다음에 이 불소 수지 원판(3)이 하측에 위치하도록 반도체 기판(1)과 불소 수지 원판(3)을 열판(4)에 적재하고, 수분간 베이킹해서 반도체 기판(1)과 불소 수지 원판(3)을 고착시킨다. 이 베이킹 후, 반도체 기판(1)의 표면(패턴 작성면)에 브러시로 내에칭액(5)를 도포해서 상기와 동일하게 베이킹한다. 또, 상기 내에칭액 도포 작업에서는 내에칭액이 반도체 기판(1)의 테이퍼 외주면(la)에 부착되지 않도록 한다.
다음에, 제 5 도에 도시한 바와 같이 불소 수지 원판(3)에 고착된 반도체 기판(1)을 핀세트(6)으로 잡고, 에칭액(7)을 일정 시간 침적시켜 테이퍼 외주면(la)만을 에칭한다. 이 에칭 처리후에 물로 씻어서 세정하고, 다시 끓는 유기용제 내에 반도체 기판(1)을 침적시켜 반도체 기판(1)을 불소 수지 원판(3)에서 떼어냄과 동시에 내에칭액(2 및 5)를 제거하며, 이 제거 후에 반도체 기판(1)을 흐르는 물로 세정한다. 이 흐르는 물로 세정한 후, 제 6 도에 도시한 바와 같이 적외선 램프(8)로 반도체 기판(1)을 건조시킨다.
그러나, 이와 같은 종래의 에칭 처리는 내에칭액(2 및 5)에 세심한 주의를 기울이면서 반도체 기판(1)의 테이퍼 외주면(la)에 부착하지 않도록 반도체 기판의 양쪽 표면에 도포해야 하고, 또 반도체 기판(1)을 불소 수지 원판(3)에 붙여야 한다는 문제점 및 내에칭액의 제거나 그에 수반되는 세정 건조 작업의 필요성, 내에칭액(2 및 5)의 도포 불균일에 기인하는 반도체 기판의 제조 생산성의 저하라고 하는 문제가 있다. 또한, 반도체 기판 테이퍼 외주면(la)만을 에칭하는 데에 반도체 기판 전체를 에칭액에 침적시키기 때문에 에칭액의 사용량이 많아진다는 문제도 있었다.
그래서, 상기와 같은 문제를 해결한 반도체 기판 에칭 처리 장치가 일본국 특허 공개 공보 (평)제1-316936호에 개시되어 있다. 반도체 기판 에칭 처리 장치는 제 7 도 및 제 8 도에 도시한 바와 같이 진공척(chuck)이 부착된 회전대(9)와, 이 회전대(9)에 병렬 배치되어 회전축(10)에 의해 회전되는 도포 롤러(11)를 구비한다. 이 도포 롤러(11)의 외주홈(11a)에는 에칭액 공급 노즐(12)로부터 에칭액(13)이 공급된다. 반도체 기판(1)은 회전대(9)에 진공 흡착되어, 그 테이퍼 외주면(la)가 도퍼 롤러(11)의 외주홈(11a)내로 들어간다. 이 상태에서 회전대(9)와 도포 롤러(11)을 역방향으로 회전시키면서 도포 롤러(11)의 외주홈(11a)에 에칭액 공급 노즐(12)로부터 에칭액(13)을 공급하면, 에칭액(13)은 표면 장력에 의해 외주홈(11a)내에 보유되고, 도포 롤러(11)의 회전에 따라 반도체 기판(1)의 테이퍼 외주면에 부착되어 외주면을 에칭 처리한다. 이렇게 하여, 반도체 기판의 전체 외주면의 에칭이 종료되면 에칭액의 공급을 정지시키고, 세정 노즐(14 및 15)에서 순수한 물을 토출시켜 반도체 기판(1)을 세정한다. 그 후, 반도체 기판(1)을 고속 회전시켜 건조한다.
반도체 기판의 에칭 처리는 반도체 기판의 반송이나 에칭액 도포, 물세척, 베이킹 등의 일련의 작업을 필요로 한다. 그러나, 상기 일본국 특허 공개 공보 (평)제1-316936호에 개시된 반도체 기판 에칭 처리 장치는 단지, 반도체 기판의 테이퍼진 외주면에 에칭액 도포 및 그 후의 물세척 작업의 자동화만을 도모한 것으로, 일련의 에칭 작업 전체의 자동화를 도모한 것은 아니다. 또, 상기 반도체 기판 에칭 처리 장치는 반도체 기판(1)이 회전대(9)에 치우쳐 놓여지면 에칭액을 반도체 기판의 전체 외주면에 균일하게 도포할 수 없어서 에칭 불균일이 생긴다는 문제가 있다.
그래서, 본 발명의 목적은 에칭액을 반도체 기판의 외주면 전체에 균일하게 도포함과 동시에 기판 반송이나 에칭액 도포, 물세척, 베이킹 등의 일련의 에칭 처리 작업을 모두 자동화한 반도체 기판 에칭 처리 장치를 제공하는 것이다.
이 목적을 달성하기 위해, 반도체 기판의 테이퍼진 외주면을 에칭 처리하는 반도체 기판 에칭 처리 장치에 있어서, 반도체 기판을 반송하는 반송 수단; 복수의 반도체 기판을 수용한 트레이를 적재한 반도체 기판 공급부; 상기 반송 수단에 의해 상기 반도체 기판 공급부에서 반송된 반도체 기판을 적재한 X-Y 스테이지를 갖고 있고, 이 X-Y 스테이지에 적재된 반도체 기판을 소정 위치에 맞추는 위치 맞춤부; 상기 반송 수단에 의해 상기 위치 맞춤부에서 반송된 반도체 기판을 수평으로 적재하고 이 반도체 기판을 회전시키는 회전대와, 이 회전대에 인접 배치되어 상기 회전대에 의해 회전되는 반도체 기판의 테이퍼진 외주면에 에칭액을 도포하는 에칭액 도포 헤드를 갖고 있는 에칭액 도포부; 상기 반송 수단에 의해 상기 에칭액 도포부에서 반송된 반도체 기판을 적재하여 물로 씻은 후에 건조 처리하는 물세척부; 상기 반송 수단에 의해 상기 물세척부에서 반송된 반도체 기판을 적재한 열판을 갖고 있으며, 이 열판에 의해 반도체 기판을 고온 건조시키는 베이킹부; 상기 반송 수단에 의해 상기 베이킹부에서 반송된 반도체 기판을 수용하는 트레이를 적재한 반도체 기판 회수부; 및 상기 일련의 동작을 제어하는 제어부를 구비하고, 상기 반도체 기판 공급부와 상기 X-Y 스테이지와 상기 에칭액 도포부와 물세척부와 상기 베이킹부와 상기 반도체 기판 회수부는 단일의 클린 유니트내의 거의 동일 평면상에 차례로 배치되어 있는 것을 특징으로 한다.
이러한 구성에 있어서는, 상기 반송 수단은 상기 반도체 기판 공급부와 상기 X-Y 스테이지와의 사이를 왕복 운동하여 상기 반도체 기판 공급부로부터 상기 X-Y 스테이지로 반도체 기판을 반송하는 제1반송 아암, 상기 X-Y 스테이지와 상기 회전대와의 사이를 왕복 운동하여 상기 X-Y 스테이지로부터 상기 회전대로 반도체 기판을 반송하는 제2반송 아암, 상기 회전대와 상기 물세척부와의 사이를 왕복 운동하여 상기 회전대로부터 상기 물세척부로 반도체 기판을 반송하는 제3반송 아암, 상기 물세척부와 상기 열판과의 사이를 왕복 운동하여 상기 물세척부로부터 상기 열판으로 반도체 기판을 반송하는 제4반송 아암, 및 상기 열판과 상기 반도체 기판 회수부와의 사이를 왕복 운동하여 상기 열판으로부터 상기 반도체 기판 회수부로 반도체 기판을 반송하는 제5반송 아암을 구비하는 것이 좋다.
반도체 기판 공급부의 트레이에 수용된 반도체 기판은 반송 수단에 의해 X-Y 스테이지로 반송되어, 여기서 소정 위치에 맞추어진 후에, 반송 수단에 의해 에칭액 도포부의 회전대로 반송되어 적재된다. 이 회전대는 수평으로 놓인 반도체 기판을 회전시키고, 에칭액 도포 헤드는 이 회전중인 반도체 기판의 외주면에 에칭액을 도포한 후 순수한 물로 대충 세정한다.
에칭 처리된 반도체 기판은 반송 수단에 의해 물세척부로 반송되어 물세척 후에 건조된다. 그 후, 반도체 기판은 반송 수단에 의해 베이킹부의 열판으로 반송되어 적재되고, 열판에 의해 고온 건조된 후, 반송 수단에 의해 반도체 기판 회수부로 반송되어 트레이에 수용된다. 이들 일련의 작업은 제어부에 의해 차례로 제어된다.
반도체 기판은 X-Y 스테이지에서 미리 위치가 맞추어진 후, 에칭액 도포부의 회전대에 놓이기 때문에, 회전대에의 적재가 매우 정밀하게 행해지고, 에칭액은 반도체 기판의 전체 외주면에 고르게 도포된다.
다음에, 본 발명에 따른 반도체 기판 에칭 처리 장치의 한 실시예에 대해서 제 4 도 내지 제 8 도와의 동일 부분에는 동일 부호를 붙인 제 1 도 내지 제 3 도를 참조하여 설명한다.
제 1 도 및 제 2 도에 있어서, 클린 유니트(20)은 프레임(21)을 갖고 있고, 이 프레임(21)상에는 반도체 기판 공급부(22), 위치 맞춤부(23), 에칭액 도포부(24), 물세척부(25), 열판을 갖는 베이킹부(26), 및 반도체 기판 회수부(27)이 거의 일렬로 배치되어 있다. 반도체 기판 공급부(22)에는 여러 장의 반도체 기판(1)을 수용하는 트레이(28)을 적재한다. 위치 맞춤부(23)은 X-Y 스테이지(23a)와 이의 상방에 위치한 1TV 카메라를 포함하는 위치 검출기(23b)로 구성되어 있다.
에칭액 도포부(24)는 상기 일본국 특허 공개 공보 (평)제1-316936호에 개시된, 즉 제 7 도 및 제 8 도에 도시한 반도체 기판 에칭 처리 장치와 유사한 구성이고, 제 3 도에 도시한 바와 같이 도시를 생략한 모터에 연결된 진공 흡착 기능이 있는 회전대(29), 이와 마찬가지로 도시를 생략한 모터에 연결된 도포 롤러(30), 이 도포 롤러(30)에 에칭액을 공급하는 에칭액 공급 통로(31)로 구성되어 있다. 도포 롤러(30)과 에칭액 공급 통로(31)은 일체로 회전대(29)에 대해 접근 방향 및 이간 방향으로 이동가능하게 구성되어 있다.
반도체 기판 공급부(22), 위치 맞춤부(23), 에칭액 도포부(24)와 물세척부(25), 베이킹부(26) 및 반도체 기판 회수부(27)의 각각의 상부측에는 제1 내지 제5반송 아암(32,33,34,35 및 36)이 배치되고, 각 반송 아암(32,33,34,35 및 36)은 반도체 기판(1)을 흡착 보유가능한 한 단부와 공통의 왕복 아암(37)에 연결된 다른 단부를 각각 갖고 있다. 제1반송 아암(32)는 그 한 단부에 반도체 기판 공급부(22)의 반도체 기판(1)을 흡착 보유하여 위치 맞춤부(23)의 X-Y 스테이지(23a)로 반송해 적재하고, 제2반송 아암(33)은 그 한 단부에 X-Y 스테이지(23a)상의 반도체 기판(1)을 흡착 보유하여 에칭액 도포부(24)의 회전대(29)(제 3 도)로 반송해서 적재한다. 제3반송 아암(34)는 회전대(29)상의 반도체 기판(1)을 흡착 보유하여 물세척부(25)에 반송해서 적재하고, 또한 제4반송 아암(35)는 물세척부(25)상의 반도체 기판(1)을 흡착 보유하여 베이킹부(26)으로 반송하고, 제5반송 아암(36)은 베이킹부(26)상의 반도체 기판(1)을 흡착 보유하여 반도체 기판 회수부(27)에 적재된 트레이(28)에 수용한다. 또, 제3 내지 제5반송 아암(34,35 및 36)은 반도체 기판(1)의 반송시에 에칭액 도포면을 손상시키지 않도록 반도체 기판 흡착용의 단부가 반도체 기판(1)의 중앙부만을 접촉하고 그 주변과 접촉하는 일이 없도록 구성되어 있다. 구체적으로는, 제3 내지 제5반송 아암(34,35 및 36)의 반도체 기판 흡착용 단부는 반도체 기판(1) 보다도 충분히 작은 직경으로 구성하던가, 또는 반도체 기판(1)의 외주부가 위치하는 부분에 홈을 파서 반도체 기판(1)의 외주부와 접촉하지 않도록 구성되어 있다.
클린 유니트(20)에는 각 부의 제어를 행하는 제어부(38)과 에칭액 공급부(39)가 내장되어 있다.
다음에 실시예의 작용에 대해서 설명한다.
여러장의 반도체 기판(1)을 수용한 트레이(28)이 반도체 기판 공급부(22)에 적재된다. 제1반송 아암(32)는 왕복 아암(37)에 의해 구동되고, 반도체 기판 공급부(22)의 트레이(28)에서 반도체 기판(1)을 흡착하여 위치 맞춤부(23)의 X-Y 스테이지(23a)로 반송해서 이를 적재한다. X-Y 스테이지(23a)에 놓여진 반도체 기판(1)은 그의 외주부 또는 중앙의 마크가 위치 검출기(23b)에 의해 검출되고, 제어부(38)은 이 검출 출력으로 소정 위치에 대한 반도체 기판(1)의 변이량을 연산해서, 이 연산한 변이량에 기초하여 X-Y 스테이지(23a)를 X방향 또는 Y방향으로 이동시켜 반도체 기판(1)을 소정 위치로 고정밀도로 위치를 결정한다. 그래서 고정밀도로 위치가 결정된 반도체 기판(1)은 이 위치 결정 상태를 유지한 채, 제2반송 아암(33)에 의해 에칭액 도포부(24)의 회전대(29)에 매우 정밀하게 놓여진다.
회전대(29)는 적재된 반도체 기판(1)을 진공 흡착한 후, 도시하지 않은 모터에 의해 제 3 도에 도시한 바와 같이 화살표 A방향으로 화전 구동되어 반도체 기판(1)을 같은 방향으로 회전시킨다. 도포 롤러(30)은 그의 측면 오목부(30a)내로 반도체 기판(1)의 테이퍼 외주면(la)가 들어가는 위치까지 에칭액 공급 통로(31)과 일체로 수평방향으로 이동됨과 동시에, 도시하지 않은 모터에 의해 화살표 B방향으로 회전된다. 에칭액 공급 통로(31)은 에칭액을 도포 롤러(30)의 측면 오목부(30a)로 공급하고, 이것에 의해 에칭액이 반도체 기판(1)의 테이퍼 외주면(la)에 균일하게 도포되어, 에칭이 행해진다. 그 후, 순수한 물로 대충 세정된다.
도포된 반도체 기판(1)은 제3반송 아암(34)에 의해 회전대(29)에서 물세척부(25)로 반송되어, 여기서 물세척되어 건조된 후, 제4반송 아암(35)에 의해 물세척부(25)에서 베이킹부(26)의 열판으로 반송된다. 이 열판은 반도체 기판(1)을 고온 건조시킨다. 제5반송 아암(36)은 베이킹부(26)상의 반도체 기판(1)을 흡착 보유하여 반도체 기판 회수부(27)에 적재된 트레이(28)에 수용한다. 그동안, 제1 및 제2반송 아암(32 및 33)은 상술한 바와 같이 반도체 기판(1)을 각각 반도체 기판 공급부(22) 및 위치 맞춤부(23)으로부터 위치 맞춤부(23) 및 에칭액 도포부(24)로 반송하고, 상기 일련의 동작들이 연속적으로 행해진다.
또한, 본원 청구범위의 각 구성 요소에 병기한 도면 참조 부호는 본원 발명의 이해를 용이하게 하기 위한 것이며, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정하고자 하는 의도로서 병기한 것은 아니다.
이상 설명에서 명백하게 알 수 있는 바와 같이 본 발명에 따르면 반도체 기판 공급부로부터 반도체 기판 회수부까지 반송 수단에 의해 차례로 반송되고, 에칭 처리가 모두 자동적으로 행해져서, 작업 시간을 현저히 단축할 수 있다. 또한, 반도체 기판은 X-Y 스테이지에서 위치를 맞춘 후, 에칭액 도포부의 회전대에 놓이기 때문에, 회전대로의 적재가 고정밀도로 행해지고, 에칭액 도포를 균일하게 할 수 있어 제조 생산성을 대폭적으로 향상시킬 수 있다.

Claims (2)

  1. 반도체 기판(1)의 테이퍼진 외주면을 에칭 처리하는 반도체 기판 에칭 처리 장치에 있어서, 반도체 기판을 반송하는 반송 수단(32,33,34,35,36 및 37) ; 복수의 반도체 기판을 수용한 트레이(28)을 적재하는 반도체 기판 공급부(22) ; 상기 반송 수단에 의해 상기 반도체 기판 공급부에서 반송된 반도체 기판을 적재하는 X-Y 스테이지(23a)를 갖고 있고, 상기 X-Y 스테이지에 적재된 반도체 기판을 소정 위치에 맞추는 위치 맞춤부(23) ; 상기 반송 수단에 의해 상기 위치 맞춤부에서 반송된 반도체 기판을 수평으로 적재하고 회전시키는 회전대(29)와, 상기 회전대에 인접 배치되어 상기 회전대에 의해 회전되는 반도체 기판의 테이퍼진 외주면에 에칭액을 도포하는 에칭액 도포 헤드를 갖고 있는 에칭액 도포부(24) ; 상기 반송 수단에 의해 상기 에칭액 도포부에서 반송된 반도체 기판을 적재하고 물로 씻은 후 건조 처리하는 물세척부(25) ; 상기 반송 수단에 의해 상기 물세척부에서 반송된 반도체 기판을 적재하는 열판을 갖고 있고, 상기 열판으로 반도체 기판을 고온 건조하는 베이킹부(26), 상기 반송 수단에 의해 상기 베이킹부에서 반송된 반도체 기판을 수용하는 트레이(28)을 적재하는 반도체 기판 회수부(27) ; 및 상기 일련의 동작을 제어하는 제어부(38)을 구비하고, 상기 반도체 기판 공급부와 상기 X-Y 스테이지와 상기 에칭액 도포부와 물세척부와 상기 베이킹부와 상기 반도체 기판 회수부가 단일의 클린 유니트(20)내의 거의 동일 평면 상에 차례로 배치되어 있는 것을 특징으로 하는 반도체 기판 에칭 처리 장치.
  2. 제 1 항에 있어서, 상기 반송 수단이 상기 반도체 기판 공급부와 상기 X-Y 스테이지와의 사이를 왕복 운동하여 상기 반도체 기판 공급부에서 상기 X-Y 스테이지로 반도체 기판을 반송하는 제1반송 아암(32) ; 상기 X-Y 스테이지와 상기 회전대와의 사이를 왕복 운동하여 상기 X-Y 스테이지에서 상기 회전대로 반도체 기판을 반송하는 제2반송 아암(33) ; 상기 회전대와 상기 물세척부와의 사이를 왕복 운동하여 상기 회전대에서 상기 물세척부로 반도체 기판을 반송하는 제3반송 아암(34) ; 상기 물세척부와 상기 열판과의 사이를 왕복 운동하여 상기 물세척부에서 상기 열판으로 반도체 기판을 반송하는 제4반송 아암(35) ; 및 상기 열판과 상기 반도체 기판 회수부와의 사이를 왕복 운동하여 상기 열판에서 상기 반도체 기판 회수부로 반도체 기판을 반송하는 제5반송 아암(36)을 구비하는 것을 특징으로 하는 반도체 기판 에칭처리 장치.
KR1019910015976A 1990-09-14 1991-09-13 반도체 기판 에칭 처리 장치 KR940010504B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2245396A JPH0810686B2 (ja) 1990-09-14 1990-09-14 半導体基板エッチング処理装置
JP90-245396 1990-09-14
JP2-245396 1990-09-14

Publications (2)

Publication Number Publication Date
KR920007110A KR920007110A (ko) 1992-04-28
KR940010504B1 true KR940010504B1 (ko) 1994-10-24

Family

ID=17133034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015976A KR940010504B1 (ko) 1990-09-14 1991-09-13 반도체 기판 에칭 처리 장치

Country Status (5)

Country Link
US (1) US5176783A (ko)
EP (1) EP0475435B1 (ko)
JP (1) JPH0810686B2 (ko)
KR (1) KR940010504B1 (ko)
DE (1) DE69101818T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3005373B2 (ja) * 1992-10-23 2000-01-31 東京エレクトロン株式会社 処理装置
US5372652A (en) * 1993-06-14 1994-12-13 International Business Machines Corporation Aerosol cleaning method
EP0634699A1 (en) * 1993-07-16 1995-01-18 Semiconductor Systems, Inc. Clustered photolithography system
US5474647A (en) * 1993-11-15 1995-12-12 Hughes Aircraft Company Wafer flow architecture for production wafer processing
US6127279A (en) * 1994-09-26 2000-10-03 Semiconductor Energy Laboratory Co., Ltd. Solution applying method
US5667592A (en) * 1996-04-16 1997-09-16 Gasonics International Process chamber sleeve with ring seals for isolating individual process modules in a common cluster
US5855465A (en) * 1996-04-16 1999-01-05 Gasonics International Semiconductor wafer processing carousel
US5863170A (en) * 1996-04-16 1999-01-26 Gasonics International Modular process system
DE19854743A1 (de) * 1998-11-27 2000-06-08 Sez Semiconduct Equip Zubehoer Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe
JP4074018B2 (ja) * 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
US6523553B1 (en) * 1999-03-30 2003-02-25 Applied Materials, Inc. Wafer edge cleaning method and apparatus
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
US6516815B1 (en) * 1999-07-09 2003-02-11 Applied Materials, Inc. Edge bead removal/spin rinse dry (EBR/SRD) module
US6824612B2 (en) 2001-12-26 2004-11-30 Applied Materials, Inc. Electroless plating system
US6770565B2 (en) 2002-01-08 2004-08-03 Applied Materials Inc. System for planarizing metal conductive layers
JP4289102B2 (ja) * 2003-09-26 2009-07-01 パナソニック株式会社 組立装置および組立方法ならびに端子洗浄装置
KR100684047B1 (ko) * 2004-10-14 2007-02-16 주식회사 디엠에스 기판상에 식각영역을 만들기 위한 장치
JP4601452B2 (ja) * 2005-02-22 2010-12-22 大日本スクリーン製造株式会社 基板処理装置
JP3933670B2 (ja) * 2005-03-29 2007-06-20 東京エレクトロン株式会社 基板洗浄方法及び基板洗浄装置
JP4438709B2 (ja) * 2005-07-19 2010-03-24 株式会社Ｓｕｍｃｏ ウェーハの枚葉式エッチング方法
US7521915B2 (en) * 2006-04-25 2009-04-21 Sokudo Co., Ltd. Wafer bevel particle detection
CN101458414B (zh) * 2007-12-13 2011-01-26 比亚迪股份有限公司 显示面板电极的防腐蚀方法和防腐蚀热烫装置
JP6306974B2 (ja) * 2013-12-20 2018-04-04 東京エレクトロン株式会社 塗布膜除去装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598305B2 (ja) * 1988-06-06 1997-04-09 日東電工株式会社 半導体ウエハの処理システム
JPH02130922A (ja) * 1988-11-11 1990-05-18 Toshiba Corp 半導体基板エッチング装置
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置

Also Published As

Publication number Publication date
DE69101818T2 (de) 1994-09-01
JPH04124827A (ja) 1992-04-24
JPH0810686B2 (ja) 1996-01-31
DE69101818D1 (de) 1994-06-01
KR920007110A (ko) 1992-04-28
US5176783A (en) 1993-01-05
EP0475435A1 (en) 1992-03-18
EP0475435B1 (en) 1994-04-27

Similar Documents

Publication Publication Date Title
KR940010504B1 (ko) 반도체 기판 에칭 처리 장치
KR101798320B1 (ko) 기판 처리 장치
US11676811B2 (en) Substrate cleaning device, substrate processing apparatus, substrate cleaning method and substrate processing method
US20020157692A1 (en) Substrate dual-side processing apparatus
US6110282A (en) Coating apparatus for semiconductor process
JP2009297718A (ja) 塗布装置
KR20030045636A (ko) 피막 형성 장치, 피막 형성 방법 및 기판용 트레이
US20230268174A1 (en) Substrate cleaning method and substrate processing method
JP2013033925A (ja) 洗浄方法、プログラム、コンピュータ記憶媒体、洗浄装置及び剥離システム
CN113690164B (zh) 一种晶圆清洗干燥装置及晶圆清洗干燥方法
JP2001232250A (ja) 膜形成装置
JP3066422B2 (ja) 枚葉式両面洗浄装置
JP4447757B2 (ja) 塗布装置
TWI810835B (zh) 帶有整合基板對準台的乾燥系統
JP2001038615A (ja) ポリッシング装置
JPH07130637A (ja) 半導体製造装置
JP3766177B2 (ja) 基板処理装置および基板洗浄装置
JP3483633B2 (ja) 処理装置及び搬送方法
US6494768B2 (en) Wafer polishing apparatus
JPH0737845A (ja) 基板ウェット処理方法および処理システム
JP2002321132A (ja) ワークの搬送装置
JP2743274B2 (ja) 基板処理装置および基板搬送装置
JP2880769B2 (ja) 半導体基板薬液塗布装置
JPH11274283A (ja) 搬送方法及び搬送装置
CN116442099A (zh) 一种碲锌镉晶片表面抛光设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee