KR940002915B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR940002915B1
KR940002915B1 KR1019910014294A KR910014294A KR940002915B1 KR 940002915 B1 KR940002915 B1 KR 940002915B1 KR 1019910014294 A KR1019910014294 A KR 1019910014294A KR 910014294 A KR910014294 A KR 910014294A KR 940002915 B1 KR940002915 B1 KR 940002915B1
Authority
KR
South Korea
Prior art keywords
grinding
back surface
gaas substrate
etching
semiconductor device
Prior art date
Application number
KR1019910014294A
Other languages
English (en)
Other versions
KR920007104A (ko
Inventor
마사노리 니시구찌
Original Assignee
스미도모덴기고오교오 가부시기가이샤
나까하라 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미도모덴기고오교오 가부시기가이샤, 나까하라 쯔네오 filed Critical 스미도모덴기고오교오 가부시기가이샤
Publication of KR920007104A publication Critical patent/KR920007104A/ko
Application granted granted Critical
Publication of KR940002915B1 publication Critical patent/KR940002915B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

내용 없음.

Description

반도체 소자의 제조방법
제1도는 본 발명에 의한 반도체 소자의 제조방법의 1실시예의 특징 부분의 개략공정도
제2도는 숫돌입자직경과 마무리면 조도와의 관계를 표시한 도면
제3도는 에칭량과 이면의 표면상태계수와의 관계를 표시한 도면
* 도면의 주요부분에 대한 부호의 설명
1: 반도체 소자 형성공정 2: 기판의 이면연삭공정
3: 화학적에칭공정
본 발명은, 반도체 소자의 제조방법에 관한것으로서, 특히 상세하게는 반도체 소자를 형성하고 있는 GaAs 기판의 이면처리에 관한 것이다.
화합물 반도체인 GaAs기판을 사용하는 반도체 소자에서는, GaAs의 열전도율이 Si의 1/3로 낮고, 그 때문에, 그위에 형성된 소자로부터의 발열이 방산하기 어렵고, 소자의 특성에 악영향을 주기 때문에 기판을 얇게하고, 방열상태를 좋게하여 둘 필요가 있다. GaAs는 Si에 비교해서 취성(脆性) 파괴성이 강하고 깨어짐이 발생하기 쉽다. 그 때문에 얇게할때 발생하는 미세한 홈등에 의해 용이하게 칩 깨어짐 등을 발생하기 쉽다. 그래서 종래는 미세한 입자직경의 숫돌을 사용해서 경면연삭(鏡面硏削)을 하고 있었다(IEEE/IRPS의 「칩강도에 있어서의 웨이터이면마무리의 영향」(THE IMPACT OF WAFER BACK SURFACE FINISH ON CHIP STRENGTH)참조).
또, GaAs 기판은 그 이면의 마무리면 조도(組度)(Rmax)가 0.2㎛∼0.5㎛ 정도일때, 다이본딩 후의 강도가 최대로 되는 일이, 본건 출원인의 1986년 12월 5일부 일본국 특허출원에 의해 알려져 있다. 그러나, 연삭 방법만에 의해, Rmax를 이 범위로 가지고 가는 일이 어렵다. 그래서, 종래에는 Rmax가 0.1㎛ 이하가 되도록 경면연삭을 하고, 미세한 홈을 제거하여, 칩 깨어짐의 발생을 방지하고 있었다.
그러나, 앞에서 설명한 바와 같이 경면연삭을 하자면, 미세한 입자직경의 숫돌을 사용하지 않으면 안된다. 그 때문에 단위 시간당의 연삭량이 작고, 소정의 량을 연삭하는데 시간이 걸리고, 량산에 적합하지 않고, 또, 경면연삭을 위한 설비가 필요하게 되고 공정이 복잡하게 되어있다.
그래서, 상기한 사정에 비추어, 본 발명은, 단시간에 이면처리가 가능하고, 또한 칩깨어짐이 적은 반도체 소자를 제조할 수 있는 반도체소자의 제조방법을 제공하는 것을 목적으로 하고 있다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자의 제조방법에 있어서는, GaAs 기판의 1평면상에 반도체 소자를 형성하는 소정형성공정과, GaAs 기판의 이면을 평균입자직경이 6㎛ 이상의 숫돌을 사용해서 연삭하고, GaAs 기판을 소정의 두께로 하는 연삭공정과, 연삭후, 그 이면에 하등의 연삭처리를 실시하는 일없이, 그 이면을 화학적 에칭법에 의해 0.6㎛ 이상에칭하는 공정을 포함하는 것을 특징으로 하고 있다.
본 발명의 제조방법에서는, 6㎛ 이상의 입자직경의 숫돌을 사용하고, 반도체 소자가 그위에 형성되어 있는 GaAs 기판을 소망하는 두께로 될때까지 단시간에 연삭하고 있다. 그리고, 이 연삭에 의해 기판이면에 발생한 가공변질층을 화학적에칭으로 제거하고, 이에 의해 단시간에 강도가 높은 GaAs 기판을 제조할 수 있다.
이하, 본 발명의 실시예에 대해서 제1도를 참조하면서, 설명한다.
제1도는 본 발명에 따른 일실시예의 제조방법의 특징부분의 개략공정도이다.
제1도에 표시한 바와같이, 본 실시예의 방법의 특징공정에서는 GaAs 기판의 1평면상(표면)에 반도체 소자를 형성하는 공정(1)과, 반도체 소자가 형성되어 있는 GaAs 기판의 이면쪽을 연삭하는 공정(2)과, 상기 연삭후, 화학적에칭으로 소정의 두께까지 에칭하는 화학적에칭공정(3)에 의해 구성되어 있다.
구체적으로는, 먼저 GaAs 기판의 표면상에 반도체 소자를 형성한다. 이 형성은 사진경판(Photlithograph)기술, 이온주입기술등을 이용해서 행하나, 종래부터 알려져 있으므로 상세한 설명은 생략한다.
다음에, 반도체 소자가 그위에 형성된 GaAs 기판을 연삭장치에 세트하고 그 이면을 연삭한다. 이 연삭에 있어서, 반도체 소자가 형성면을 회전부에 고정하고, 이면을 회전하는 연삭숫돌에 대향시켜서 연삭해간다. 연삭방법으로서는, 연삭저항을 일정하게 유지할 수 있는 웨이퍼자전 다운피이드방식을 사용한다. 그리고 연삭숫돌로서는, 평균입자직경 6㎛ 이상의 다이아몬드숫돌을 사용한다. 여기서, 입지직경의 평균이 6㎛ 이상의 것을 사용하는 것은, 이 입자직경이하이면, 경면연삭이 되어 버리고, 연삭속도가 현저하게 감소해버리기 때문이다. 그리고, 이 입자직경의 평균이 6㎛로부터 25㎛ 정도에서는, 제2도에 표시한 바와같이 마무리면 조도(Rmax)가 1㎛ 정도가 되고 후에 계속되는 화학적 에칭처리로, 이 연삭에 의해서 발생한 마무리면 조도를 소망하는 값(0.2~0.5㎛)에 접근시키는 일이 가능하게 된다.
이 이면에 하등의 연삭처리를 실시하는 일없이 화학적 에칭을 행한다. 이 화학적 에칭공정(3)에서는, GaAs 기판의 반도체 소자가 형성되어 있는 면을 보호막으로 덮어 씌우고, 에칭속도가 매우 느린 암모니어, 과산화수소, 물의 혼합액, 구체적으로는, 각각을 NH4OH : H202: H20=1 : 1 : 10의 비율로 혼합한 혼합액에 담그어 화학적에칭(20초간에칭)을 행하고, GaAs 기판의 이면을 0.6㎛ 이상 에칭한다. 여기서, 화학적 에칭량을 0.6㎛ 이상으로 하고 있는 것은, 앞서 연삭에 의해 GaAs 기판의 이면에 발생한 가공변질층이, 0.6㎛ 정도이며, 이 가공변질층만을 제거하므로서, GaAs 기판의 휘어짐등을 충분히 제거할 수 있기 때문이다. 또, 제3도에 표시한 바와 같이, 에칭량과 기판이면에 있어서의 표면상태계수(K)(휘어짐량을표시한것)와의 관계에서, 그값이 0.6㎛의 에칭에 있어서 폴리쉬면과 동등한 값에까지 회복하므로서, 이 에칭량으로 충분하다는 것이 뒷받침된다(초정밀가공 메뉴얼의「GaAs웨이퍼의 경면연삭가공기술」참조). 또한, 이 제3도에 있어서 횡축의 점선이 폴리쉬면을 표시하고, 흰동그라미가 비경면연삭, 검은 동그라미가 경면연삭의 경우를 표시한다.
또, 상기 방법에 의해 반도체 소자를 제조하고, 그 이면 연삭의 마무리면 조도 Rmax를 0.1㎛의 경면연삭으로 하고, 0.6㎛ 에칭한 경우와, 마무리면 조도 Rmax를 1㎛로하여 0.6㎛ 에칭하였을 경우와의 다이시아 강도를 비교한바, 모두 1.5㎏/㎟로 동일하게 되고, 또 Rmax를 1㎛로 한경우에도, 0.6㎛ 에칭을 행하므로서, -65℃∼+150℃에서 1000사이클의 열충격에도, 5×5㎜의 칩에 있어서 칩 깨어짐을 발생하지 않는다.
이상 설명한 바와 같이, 본 발명에 의하면, 연삭속도가 높은 연삭과 화학적에칭을 짜맞추므로서, 단시간에, 충분한 강도를 가진 GaAs 기판을 구비한 반도체 소자를 제조하는 일이 가능하게 된다.
또, 경면연삭처리를 생략할 수 있으므로, 제조설비가 단순화되고, 또, 제조시간이 짧아지고, 나아가서는 반도체 소자의 제조 코스트의 저감화가 가능하게 된다.

Claims (1)

  1. GaAs 기판의 일평면상에 반도체 소자를 형성하는 소자형성공정과, 상기 GaAs 기판의 이면을 평균입자 직경이 6㎛ 이상의 숫돌을 사용해서 연삭하고, GaAs 기판을 소정의 두께로 하는 연삭공정과, 상기 연삭공정후, 상기 이면에 하등의 연삭처리를 실시하는 일없이, 그 이면을 화학적 에칭법에 의해 0.6㎛ 이상 에칭하는 공정을 포함하는 반도체 소자의 제조방법.
KR1019910014294A 1990-09-05 1991-08-20 반도체 소자의 제조방법 KR940002915B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-235152 1990-09-05
JP2235152A JP2610703B2 (ja) 1990-09-05 1990-09-05 半導体素子の製造方法
JP90-235152 1990-09-05

Publications (2)

Publication Number Publication Date
KR920007104A KR920007104A (ko) 1992-04-28
KR940002915B1 true KR940002915B1 (ko) 1994-04-07

Family

ID=16981823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014294A KR940002915B1 (ko) 1990-09-05 1991-08-20 반도체 소자의 제조방법

Country Status (8)

Country Link
US (1) US5122481A (ko)
EP (1) EP0475259B1 (ko)
JP (1) JP2610703B2 (ko)
KR (1) KR940002915B1 (ko)
AU (1) AU649063B2 (ko)
CA (1) CA2050675A1 (ko)
DE (1) DE69112545T2 (ko)
DK (1) DK0475259T3 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5245794A (en) * 1992-04-09 1993-09-21 Advanced Micro Devices, Inc. Audio end point detector for chemical-mechanical polishing and method therefor
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
US5480842A (en) * 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
JPH0817777A (ja) * 1994-07-01 1996-01-19 Mitsubishi Materials Shilicon Corp シリコンウェーハの洗浄方法
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US6059637A (en) * 1997-12-15 2000-05-09 Lsi Logic Corporation Process for abrasive removal of copper from the back surface of a silicon substrate
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6560871B1 (en) * 2000-03-21 2003-05-13 Hewlett-Packard Development Company, L.P. Semiconductor substrate having increased facture strength and method of forming the same
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
CN100485902C (zh) 2002-03-12 2009-05-06 浜松光子学株式会社 基板的分割方法
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005026314A (ja) * 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 固体撮像素子の製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP4872208B2 (ja) * 2004-11-18 2012-02-08 富士電機株式会社 半導体装置の製造方法
JP5149020B2 (ja) * 2008-01-23 2013-02-20 株式会社ディスコ ウエーハの研削方法
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength
KR20230108142A (ko) * 2022-01-10 2023-07-18 도레이첨단소재 주식회사 고강도 메타 아라미드 섬유 및 그의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU393073A1 (ru) * 1970-12-04 1973-08-10 Способ повышения долговечности алмазных, например выглаживающих инструментов
AU527845B2 (en) * 1978-01-19 1983-03-24 E. Sachs & Co. Ltd Fascia gutter
US4411107A (en) * 1980-02-01 1983-10-25 Disco Co., Ltd. Grinding wheel for flat plates
FR2505713A1 (fr) * 1981-05-18 1982-11-19 Procedes Equip Sciences Ind Sa Porte-plaquette pour machines a polir des plaquettes minces, fragiles et deformables
DE3148957C2 (de) * 1981-12-10 1987-01-02 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
JPS58184727A (ja) * 1982-04-23 1983-10-28 Disco Abrasive Sys Ltd シリコンウェ−ハの面を研削する方法
JPS62243332A (ja) * 1986-04-15 1987-10-23 Toshiba Corp 半導体ウエハの加工方法
EP0272531B1 (en) * 1986-12-08 1991-07-31 Sumitomo Electric Industries Limited Surface grinding machine
JPS6437025A (en) * 1987-08-03 1989-02-07 Sumitomo Electric Industries Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH04115528A (ja) 1992-04-16
KR920007104A (ko) 1992-04-28
US5122481A (en) 1992-06-16
EP0475259B1 (en) 1995-08-30
AU8353891A (en) 1992-03-12
CA2050675A1 (en) 1992-03-06
DE69112545D1 (de) 1995-10-05
DK0475259T3 (da) 1996-01-15
JP2610703B2 (ja) 1997-05-14
EP0475259A2 (en) 1992-03-18
EP0475259A3 (en) 1992-12-16
DE69112545T2 (de) 1996-05-02
AU649063B2 (en) 1994-05-12

Similar Documents

Publication Publication Date Title
KR940002915B1 (ko) 반도체 소자의 제조방법
US5622875A (en) Method for reclaiming substrate from semiconductor wafers
US4588473A (en) Semiconductor wafer process
US7262488B2 (en) Substrate with enhanced properties for planarization
US6794272B2 (en) Wafer thinning using magnetic mirror plasma
US6940181B2 (en) Thinned, strengthened semiconductor substrates and packages including same
KR100542850B1 (ko) 반도체 장치의 제조 방법
EP1755156B1 (en) Process for producing silicon wafers
US5389579A (en) Method for single sided polishing of a semiconductor wafer
US6338805B1 (en) Process for fabricating semiconductor wafers with external gettering
US5851924A (en) Method for fabricating semiconductor wafers
US4756796A (en) Method of producing wafer
JPH069194B2 (ja) 改良された平坦さを持つウェーハからの集積回路
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
US20030082847A1 (en) Method and apparatus for wafer thinning
US6180527B1 (en) Method and apparatus for thinning article, and article
US20020052169A1 (en) Systems and methods to significantly reduce the grinding marks in surface grinding of semiconductor wafers
US6406357B1 (en) Grinding method, semiconductor device and method of manufacturing semiconductor device
US6080641A (en) Method of manufacturing semiconductor wafer
US20160288291A1 (en) Method for grinding wafers by shaping resilient chuck covering
JP2588326B2 (ja) 半導体ウエーハの製造方法
Katoh et al. The nanotopography effect of improved single-side-polished wafer on oxide chemical mechanical polishing
KR101151001B1 (ko) 웨이퍼의 노치 가공 방법 및 장치
JP2003151939A (ja) Ｓｏｉ基板の製造方法
JPS6442823A (en) Flattening of semiconductor device surface

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040323

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee