KR930017168A - 트리플웰을 가지는 반도체 메모리 장치 - Google Patents

트리플웰을 가지는 반도체 메모리 장치 Download PDF

Info

Publication number
KR930017168A
KR930017168A KR1019920000095A KR920000095A KR930017168A KR 930017168 A KR930017168 A KR 930017168A KR 1019920000095 A KR1019920000095 A KR 1019920000095A KR 920000095 A KR920000095 A KR 920000095A KR 930017168 A KR930017168 A KR 930017168A
Authority
KR
South Korea
Prior art keywords
bias
conductive
well
memory device
semiconductor memory
Prior art date
Application number
KR1019920000095A
Other languages
English (en)
Other versions
KR960008309B1 (ko
Inventor
이재형
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920000095A priority Critical patent/KR960008309B1/ko
Publication of KR930017168A publication Critical patent/KR930017168A/ko
Application granted granted Critical
Publication of KR960008309B1 publication Critical patent/KR960008309B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 트리플웰 구조에서는, 제1바이어스가 인가되는 제1도전형의 기판과, 상기 기판내에 형성되고 제2바이어스가 인가되는 제2도전형의 웰과, 상기 제2도전형의 웰과, 상기 제2도전형의 웰내에 형성되고 제3바이어스가 인가되며 서로 이격된 제1 및 제2의 제1도전형의 웰을 구비하고, 상기 제1 및 제2의 제1도전형의 웰이 각각 제2도전형의 모오스트랜지스터를 가진다. 상기 제1바이어스는 접지전압이고, 상기 제2바이어스는 전원전압이며, 상기 제3바이어스는 소정레벨의 음전압이다. 상기 제1의 제1도전형웰내에 형성된 모오스트랜지스터는 메모리셀의 패스트랜지스터이고, 상기 제2의 제1도전형 웰내에 형성된 모오스트랜지스터는 주변회로에서 사용되는 트랜지스터이다.

Description

트리플웰을 가지는 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 트리플웰구조도, 제3도는 본 발명을 트윈웰구조에 적용한 예.

Claims (6)

  1. 씨모오스트랜지스터로 구성된 메모리셀 어레이와 주변회로를 가지는 반도체 메모리 장치에 있어서, 제1바이어스가 인가되는 제1도전형의 기판과, 상기 기판내에 형성되고 제2바이어스가 인가되는 제2도전형의 웰과, 상기 제2도전형의 웰내에 형성되고 제3바이어스가 인가되며 서로 이격된 제1 및 제2의 제1도전형이 웰을 구비하고, 상기 제1 및 제2의 제1도전형의 웰이 각각 제2도전형의 모오스트랜지스터를 가짐을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 베1바이어스가 접지전압이고, 상기 제2바이어스가 전원전압이며, 상기 제3바이어스가 소정레벨의 음전압임을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 제1의 제1도전형웰내에 형성된 모오스트랜지스터가 상기 메모리셀의 패스트랜지스터이고, 상기 제2의 제1도전형웰내에 형성된 모오스트랜지스터가 상기 주변회로에서 사용되는 트랜지스터임을 특징으로 하는 반도체 메모리 장치.
  4. 씨모오스트랜지스터로 구성된 메모리셀 어레이와 주변회로를 가지는 반도체 메모리 장치에 있어서, 제1바이어스가 인가되는 제1도전형의 기판과, 상기 기판내에 형성되고 제2바이어스가 인가되면 제1도전형의 모오스트랜지스터가 형성된 제1의 제2도전형의 웰과, 상기 기판내에서 상기 제1의 제2도전형웰과는 이격되어 제3바이어스가 인가되며 제1도전형의 모오스트랜지스터가 형성된 제2의 제2도전형의 웰을 구비함을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 제1바이어스가 전원전압이고, 상기 제2바이어스가 소정레벨의 음전압이며, 상기 제3바이어스가 접지전압임을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 제1의 제2도전형웰내에 형성된 모오스트랜지스터가 상기 메모리셀의 패스트랜지스터이고, 상기 제2의 제2도전형웰내에 형성된 모오스트랜지스터가 상기 주변회로에서 사용되는 트랜지스터임을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000095A 1992-01-07 1992-01-07 트리플웰을 가지는 반도체 메모리 장치 KR960008309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000095A KR960008309B1 (ko) 1992-01-07 1992-01-07 트리플웰을 가지는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000095A KR960008309B1 (ko) 1992-01-07 1992-01-07 트리플웰을 가지는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR930017168A true KR930017168A (ko) 1993-08-30
KR960008309B1 KR960008309B1 (ko) 1996-06-24

Family

ID=19327607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000095A KR960008309B1 (ko) 1992-01-07 1992-01-07 트리플웰을 가지는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR960008309B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275725B1 (ko) * 1997-12-27 2000-12-15 윤종용 트리플웰 구조를 갖는 반도체 메모리 장치 및 그 제조방법
US8482049B2 (en) 2009-12-16 2013-07-09 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610829B1 (ko) 2009-12-15 2016-04-11 삼성전자주식회사 트리플 웰 구조를 가지는 플래시 메모리 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275725B1 (ko) * 1997-12-27 2000-12-15 윤종용 트리플웰 구조를 갖는 반도체 메모리 장치 및 그 제조방법
US8482049B2 (en) 2009-12-16 2013-07-09 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same

Also Published As

Publication number Publication date
KR960008309B1 (ko) 1996-06-24

Similar Documents

Publication Publication Date Title
KR930014982A (ko) 트리플웰 구조를 가지는 고집적 반도체 메모리 장치
KR900004729B1 (en) Static random access memory a multilevel conductive layer
KR900004039A (ko) 복합 mos 트랜지스터 및 그의 프리휠 다이오드로의 응용
KR930024162A (ko) 반도체 기억 장치
KR930020698A (ko) 라이트 및 리드용 트랜지스터를 갖는 반도체 메모리 및 그의 제조방법과 그의 사용방법
KR880009447A (ko) 레치업 방지회로를 가진 c-mos 집적회로장치
KR870011696A (ko) 전원전압강하회로
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR950020709A (ko) 소프트에러가 감소된 메모리셀 및 메모리장치와 소프트에러의 감소방법
KR940022826A (ko) 반도체 기판상에 제조된 집적 회로
KR900017193A (ko) 스태틱형 메모리
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
KR920018762A (ko) 반도체 기억장치
KR940016232A (ko) 반도체 메모리장치
KR910020896A (ko) 반도체집적회로
KR930017168A (ko) 트리플웰을 가지는 반도체 메모리 장치
KR950012461A (ko) 정적형 반도체 메모리 디바이스
KR930009056A (ko) 제1전압 부스팅 회로를 가진 집적 회로
KR960026881A (ko) 스태틱 랜덤 액세스 메모리
KR960015912A (ko) 소프트 에러 억제 저항 부하형 sram 셀
KR960015591A (ko) Sram 셀
KR910020734A (ko) 스태틱형 반도체메모리
KR940010081A (ko) 반도체 메모리장치
KR850004876A (ko) 이중 다결정 구조를 갖는 스태틱 메모리셀

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060607

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee