KR930009242A - 고주파수 전압 제어 발진기 - Google Patents

고주파수 전압 제어 발진기 Download PDF

Info

Publication number
KR930009242A
KR930009242A KR1019920009334A KR920009334A KR930009242A KR 930009242 A KR930009242 A KR 930009242A KR 1019920009334 A KR1019920009334 A KR 1019920009334A KR 920009334 A KR920009334 A KR 920009334A KR 930009242 A KR930009242 A KR 930009242A
Authority
KR
South Korea
Prior art keywords
control
coupled
voltage level
terminal
node
Prior art date
Application number
KR1019920009334A
Other languages
English (en)
Other versions
KR0143974B1 (ko
Inventor
에릭 루에즈 제이.
Original Assignee
원본미기재
삼성쎄미콘덕터 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 삼성쎄미콘덕터 인코포레이티드 filed Critical 원본미기재
Publication of KR930009242A publication Critical patent/KR930009242A/ko
Application granted granted Critical
Publication of KR0143974B1 publication Critical patent/KR0143974B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/014Modifications of generator to ensure starting of oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • H03K3/0322Ring oscillators with differential cells

Landscapes

  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)

Abstract

고주파수 전압 제어 발진기는 안정한 상태로 들어가는 것을 막기위한 스타트-업 회로를 포함하며, 발진기 궤환회로에서의 정해진 지연을 증가시키지 않는다. 슬리이프 모드 특징은 전력을 보존하도록 발진기를 중지시키고 전원공급 입력을 통하여 결합되는 고주파수 잡음으로부터 발진기를 분리시키도록 캐패시터들이 사용된다.

Description

고주파수 전압 제어 발진기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 정상동작 동안 전압 신호의 파형을 나타내는 그래프
제4도는 제1도의 전압 제어 발진기에 포함된 스타트-업 회로의 개략도
제5도는 스타트-업 동안 전압 신호의 파형을 나타내는 그래프

Claims (6)

  1. 제1기준 전압 레벨에 결합된 제1단자, 제어단자, 제1 충전노드에 결합된 제2단자를 가지는 제1충전 트랜지스터와, 상기 제1 충전노드에 결합된 제1단자, 제어단자, 상기 제2기준 전압 레벨에 결합된 제2단자를 가지는 제1 방전 트랜지스터를 포함하는 제1 주파수 제어 회로; 상기 제1기준 전압 레벨에 결합된 제1단자, 제어단자, 제2 충전노드에 결합된 제2단자를 가지는 제2충전 트랜지스터와, 상기 제2 충전노드에 결합된 제1단자, 제어단자, 상기 제2기준 전압 레벨에 결합된 제2단자를 가지는 제2 방전 트랜지스터를 포함하는 제2 주파수 제어 회로; 상기 제2 방전 트랜지스터의 제어 단자에 상기 제1 충전노드를 결합하고, 복수개의 직렬 연결된 회로 요소들, 동작동안 상기 제1 또는 제2전압 레벨의 어느 하나에 충전되는 상기 두 개의 직렬 연결된 회로 요소들 사이에 놓여진 제1노드, 상기 제2충전노드에 결합된 제1제어입력, 및 제2제어 입력을 포함하는 제1 궤환 통로; 상기 제1방전 트랜지스터의 제어 단자에 상기 제2충전 노드를 결합하고,복수개의 직렬 연결된 회로 요소들,동작 동안 상기 제1 또는제2 전압 레벨의 어느 하나아ㅔ 충전되는 상기 두개의 직렬 연결된 회로 요소들 사이에 놓여진 제1노드,상기 제2층전 노드에 결합된 제1제어입력, 및 제2제어 입력을 포함하는 제2 궤한 통로; 상기 제 1또는 제2 궤환 통로의 부분을 형성하지 않고, 상기 제1, 제2 궤환통로들의 상기 제1노드들이 다른 전압 레벨들로 충전될때 상기 제1 궤환통로의 상기 제어 입력에 상기 제1전압 레벨을 제공하고 전압제어 발진기가 안정한 상태에 들어가는 것을 막기위하여 상기 제1노드들이 동일 전압 레벨들로 충전될 때 상기 제2전압 레벨을 제공하기 위하여 상기 제1,제2 궤환통로들의 제1노드에 결합된 제1, 제2입력단자들과 상기 제1 궤환 통로의 제2 제어 입력에 결합된 출력단자를 가지는 스타트-업 회로를 구비하는 고주파수 전압 제어 발진기.
  2. 제1항에 있어서, 상기 스타트-업 회로는 슬리이프 모드 제어 신호를 받기 위하여 결합되고, 상기 슬리이프 모드 제어 신호가 소정 전압 레벨에 있을 때 상기 제2전압레벨을 상기 제1궤환통로의 제2제어입력에 제공하기 위한 수단을 더 구비하고 상기 전압 제어 발진기는 상기 슬리이프 모드 제어 신호를 받기 위하여 결합되고, 상기 슬리이프 모드 제어 신호가 소정 전압 레벨에 있을 때 상기 제2전압레벨을 상기 제2궤환통로의 제2제어입력에 제공하기 위한 수단을 더 구비하는 것을 특징으로 하는 고주파수 전압 제어 발진기.
  3. 제1항에 있어서, 상기 스타트-업 회로는 제1인버터를 통하여 상기 제1궤환통로의 제1노드에 결합된 제1입력과, 제2인버터를 통하여 상기 제2궤환통로의 제1노드에 결합된 제2입력과, 상기 궤환통로의 상기 제2제어입력에 결합된 출력은 가지는 NAND 게이트를 구비하는 것을 특징으로 전압 제어 발진기.
  4. 제1항에 있어서, 상기 제1기준 전압에 결합된 제1단자와 승압제어노드에 결합된 제2단자를 가지는 저항과, 상기 승압제어노드에 결합된 제1단자, 입력 전압 레벨에 결합된 제어단자, 제2단자를 가진 제1트랜지스터를 포함하고, 상기 입력 전압 레벨에 의해서 제어되는 선형 전류를 제공하기 위한 선형 충전 회로를 가지는 선형 직렬 회로: 상기 제1기준 전압에 결합된 제1단자, 승압 제어 노드에 결합된 제2단자 및 제어단자를 가지는 승압 트랜지서터를 포함하며, 상기 저항을 통한 전압 강하가 상기 승압 트랜지스터를 온하기에 충분할 때 승압 전류를 제공하기 위한 승압회로; 상기 제1 트랜지스터의 제2단자를 상기 제1, 제2 충전 트랜지스터들의 제어단자들에 결합하고 상기 제1직렬 회로와 상기 승압회로에 의해서 제공되는 승압 전류와 선형 전류의 합을 미러하여 상기 제어단자들에 제어전압을 제공하기 위한 전류 미러 수단을 더 구비하는 전압 제어 발진기.
  5. 제1항에 있어서, 각 궤환통로의 제1, 제2 제어 입력들이 상기 제1기준 전압 레벨을 받기 위하여 결합되는 N채널 트랜지스터들을 포함하는 CMOS NAND게이트의 입력들이고, 상기 제1기준 전압 레벨의 크기에 의존하는 크기를 가지는 트리거 전압임을 특징으로 하고, N채널 트랜지스터들은 상기 제1기준 전압 레벨의 크기에서의 변화에 의하여 상기 제1과 제2 충전 트랜지스터들에 의해서 공급되는 충전 전류에서의 변화를 보상하기 위하여 트리거 전압의 크기를 변화하기 위하여 설계되는 것을 특징으로 하는 전압 제어 발진기.
  6. 제1항에 있어서, 상기 스타트-업 회로는 상기 궤환 통로들의 정해진 지연과 거의 동일한 시간 지속에 의해서 상기 제어 입력에서의 전압 레벨의 변화에 응답하여 상기 제2전압 레벨에서 상기 제1전압레벨로 천이를 지연하도록 하기 위한 수단을 구비하는 것을 특징으로 하는 고주파수 전압 제어 발진기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920009334A 1991-10-10 1992-05-29 고주파수 전압 제어 발진기 KR0143974B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/776,505 US5153534A (en) 1991-10-10 1991-10-10 High frequency VCO circuit
US07/776505 1991-10-10
US7/776,505 1991-10-10

Publications (2)

Publication Number Publication Date
KR930009242A true KR930009242A (ko) 1993-05-22
KR0143974B1 KR0143974B1 (ko) 1998-08-17

Family

ID=25107562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009334A KR0143974B1 (ko) 1991-10-10 1992-05-29 고주파수 전압 제어 발진기

Country Status (6)

Country Link
US (1) US5153534A (ko)
EP (1) EP0542400B1 (ko)
JP (1) JP2931717B2 (ko)
KR (1) KR0143974B1 (ko)
DE (1) DE69220889T2 (ko)
TW (1) TW271022B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758022B1 (fr) * 1996-12-30 1999-02-19 Sgs Thomson Microelectronics Oscillateur et circuit de commande de commutation pour generateur de haute tension mettant en oeuvre cet oscillateur
KR100263032B1 (ko) * 1998-04-28 2000-08-01 김덕중 가변주파수를 가진 링 발진기
EP1049256A1 (en) * 1999-04-30 2000-11-02 STMicroelectronics S.r.l. Low supply voltage oscillator circuit, particularly of the CMOS type

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4083020A (en) * 1977-03-17 1978-04-04 Solid State Scientific Inc. Voltage controlled oscillator
US4132964A (en) * 1977-07-28 1979-01-02 National Semiconductor Corporation Non-linearity correction in wide range voltage controlled oscillators
JPS60136412A (ja) * 1983-12-26 1985-07-19 Toshiba Corp 電圧制御型可変周波数パルス発振器
DE3531167C1 (de) * 1985-08-28 1986-11-06 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur Erzeugung eines Signals für eine Mindestzeitdauer
US4812784A (en) * 1987-11-19 1989-03-14 International Business Machines Corporation Temperature stable voltage controlled oscillator with super linear wide frequency range
US4972162A (en) * 1988-02-16 1990-11-20 At&T Bell Laboratories Wideband relaxation oscillator utilizing parasitic capacitances

Also Published As

Publication number Publication date
US5153534A (en) 1992-10-06
DE69220889T2 (de) 1998-02-12
KR0143974B1 (ko) 1998-08-17
EP0542400B1 (en) 1997-07-16
JP2931717B2 (ja) 1999-08-09
JPH06204860A (ja) 1994-07-22
TW271022B (ko) 1996-02-21
EP0542400A1 (en) 1993-05-19
DE69220889D1 (de) 1997-08-21

Similar Documents

Publication Publication Date Title
US4891609A (en) Ring oscillator
US4236199A (en) Regulated high voltage power supply
US5465061A (en) Low-consumption low-noise charge-pump circuit
US4433253A (en) Three-phase regulated high-voltage charge pump
KR0132781B1 (ko) 최소한 하나의 푸쉬-풀 단을 갖는 집적회로
JPH07221620A (ja) 出力駆動回路
US4894560A (en) Dual-slope waveform generation circuit
JPS6232846B2 (ko)
KR910015114A (ko) 반도체 디지탈 회로
US6822884B1 (en) Pulse width modulated charge pump
JPH11191726A (ja) 定スルーレート増幅器
WO1993020617A1 (en) Digital clock selection and changeover apparatus
US5760655A (en) Stable frequency oscillator having two capacitors that are alternately charged and discharged
KR960003087A (ko) 수정발진회로
KR930009242A (ko) 고주파수 전압 제어 발진기
US5329169A (en) Voltage dropping circuit for semiconductor device
US6756831B2 (en) Wide dynamic pulse width modulation neuron circuit
KR0168079B1 (ko) 클럭발생장치
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
US5965958A (en) Method and circuit for reducing transient currents
JPH0758887B2 (ja) Rc時定数を利用した可変クロック遅延回路
US4503344A (en) Power up reset pulse generator
JPS6134690B2 (ko)
JPH05198196A (ja) 複数個の直列接続されたサンプルデータ比較器内へのサンプルスイッチ電荷注入の影響を減少させる方法及び装置
JP3132212B2 (ja) 水晶発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 14

EXPY Expiration of term